Sistemas DigitalesInforme Previo Biestables Asíncronos y Síncronos I. Introducción En este informe se dará a conocer conocimientos previos que sirvan de base para la experimentación en laboratorio donde se desarrollara el análisis funcional de los Biestables asíncronos también llamados “LATCH” y los Biestables síncronos también llamados “Flip Flop”; estos dos tipos de Biestables conforman los dispositivos fundamentales para el diseño de contadores, registros, memorias, máquinas de estados y todo tipo de circuito secuencial que se desee diseñar. II. Objetivos Conocer los conceptos básicos, tipos y análisis de funcionamiento de los Biestables Asíncronos y Síncronos, para poder tener una base sólida antes de la experiencia en laboratorio. Realizar las tablas de verdad y análisis funcional de los Latch y Flip Flop en base a los manuales técnicos de los IC TTL y CMOS. Reconocer las principales diferencias entre los Latch y Flip Flop. III. Marco Teórico Un Biestable, es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en: Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS. Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas. La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D. Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de los latch. Página 1 Biestable S-R Es el tipo de biestable más usado en la electrónica digital se pueden activar con entrada en alto o en bajo. Biestable Asíncrono Biestable asíncrono o latch es un multivibrador capaz de permanecer en uno o dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones o de reloj (clock). Básicamente. El latch o cerrojo (En Ingles) es un tipo de dispositivo de almacenamiento temporal de dos estados que se suele agrupar en una categoría diferente a la de los flip flop. los latch son similares a los flip-flop. evoluciona a otro estado sin la señal de reloj. analice su funcionamiento y mencione los tipos de latch. este dispositivo es muy utilizado en la electrónica digital como memoria de información. Para el análisis tomaremos el latch S-R con entrada en alto obteniendo la siguiente tabla que muestras el comportamiento del latch según los estímulos o entradas. Describir el concepto de biestable asíncrono. Entre los tipos de latch que existen tenemos el R-S y el D. Desarrollo 1.Sistemas Digitales IV. En palabras más sencillas son aquellos Biestables que cuando cambia de estado. si se activan con entrada en alto están compuestas por compuertas NOR y si se activan con entrada en bajo están compuestas con compuertas NAND. Página 2 . Y solo varía su estado variando sus entradas de control. ya que ambos son también dispositivos que permanecen en su estado gracias a su capacidad de realimentación. Tabla de Verdad S 0 R 0 Q ´ Q NV NV Página 3 . y si D esta en nivel bajo y en enable en alto pasa a estado reset. el latch se pone en estado set.Sistemas Digitales S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qn ´n Q Qn+1 ´ n+1 Q 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 0 1 1 NV NV 1 0 1 1 0 0 NV NV ´ Ecuación Característica: Qn+1=S+ R Q n Biestable D El latch tipo D se diferencia del latch S-R en que solo tiene una sola entrada de control y también tiene otra de habilitación (enable). cuando la entrada D esta en alto y enable también. también cuentan con otras entradas que tienen mayor prioridad que las entradas de control sincronizadas por reloj llamadas controles asíncronos y en ella no interfieren los pulsos del reloj. Cuando S esta en alto y R en bajo la salida Q pasa a estado SET con el disparo del reloj. Describir el concepto de biestable síncrono. Entre los tipos de flip flop convencionales son el R-S. Cuando S y R están en bajo el flip flop almacena el estado anterior. Flip Flop S-R Las entradas S y R de un flip flop S-R se denominan entradas síncronas. también conocidos como multivibradores biestables. el término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo denominada reloj (CLK). la cual recibe el nombre de entrada de control. Biestables Síncronos Los flip flop son dispositivos síncronos de dos estados. Cuando S esta en bajo y R esta en alto la salida Q pasa a estado RESET con el disparo del reloj. analice su funcionamiento y describa los tipos de flip flop convencionales. el J-K y el D. Y cuando S y R están ambos en alto es un estado no permitido y las salidas dependerán de la velocidad con la que fluye la señal desde la entrada a la salida. En este caso. dado que los datos en estas entradas se transfieren a las salidas del flip flop solo con el flanco de disparo del impulso del reloj. Esto significa que los cambios en la salida se producen síncronamente con la señal de reloj. Página 4 .Sistemas Digitales 0 1 1 1 0 1 0 1 Q 1 0 ´ Q 2. Si cuando se aplica un pulso del reloj la entrada D esta en alto el flip flop se activa (Set) de caso contrario si durante un pulso la entrada D esta en bajo el flip flop pasa a estado Reset.Sistemas Digitales Tabla de Verdad S R CLK Qn+1 Q´n+1 Observaciones 0 0 X Qn Q´ n No cambio 0 1 ↑ 0 1 Reset 1 0 ↑ 1 0 Set 1 1 ↑ ? ? No Valido ´ Ecuación Característica: Qn+1=S+ R Q n Flip Flop tipo D Es un dispositivo muy útil cuando se necesita almacenar un único bit de datos (1 ó 0). Tiene el mismo diseño que un flip flop S-R pero que ha unido las entradas R y S con un inversor. Página 5 . pero la diferencia se encuentra en que el flip flop J-K no tiene condición no valida en sus salidas.Sistemas Digitales Tabla de Verdad D CLK Q ´ Q Observaciones 1 ↑ 1 0 Set 0 ↑ 0 1 Reset Qn+1=D Ecuación Característica: Flip Flop J-K Es el flip flop más usado en la electrónica digital. Tabla de Verdad J K CLK Q(t+ 1) ´ Q(t+ 1) Observaciones 0 0 ↑ Q(t) ´ Q(t) No Cambio 0 1 ↑ 0 1 Reset 1 0 ↑ 1 0 Set Página 6 . El flip flop J-K es idéntico a un flip flop S-R en las entradas de control. De los manuales técnicos obtener los IC TTL Y CMOS que realizan la función de latch y flip flop. analice su tabla de verdad y funcionamiento. Latch S-R TTL 74LS279 Composición del integrado Tabla de Verdad Entradas S´ 0 0 1 1 ´ R 0 1 0 1 Página 7 Salidas Q 1 1 0 Q0 .Sistemas Digitales 1 1 ´ Q(t) ↑ Basculación Q(t) ´ ´ Ecuación Característica: Q n=J Q n + K Q n 3. Sistemas Digitales CMOS MC14043B Composición del integrado Tabla de Verdad S X 0 0 1 1 R X 0 1 0 1 E 0 1 1 1 1 Q Alta impedancia No Cambia 0 1 1 Latch tipo D TTL 74LS75 Composición del integrado Página 8 . Sistemas Digitales Tabla de Verdad Entradas D Estrobo 0 1 X 1 1 0 CMOS4042B Composición del Integrado Tabla de verdad Página 9 Salidas ´ Q Q 0 1 Q0 1 0 Q´ 0 . Sistemas Digitales E0 E1 Q ´ Q 0 0 D ´ D 1 1 0 1 Latch D Latch ´ D 0 1 Latch Latch Flip flop R-S TTL 74L71 Composición del integrado Tabla de Verdad ´ PRE Entradas ´ CLK CLR Q Salidas ´ Q 0 1 0 1 0 0 x x x x x x x x x 1 0 1¿ 0 1 1¿ 1 1 ↑ 0 0 Q0 Q´ 0 1 1 ↑ 1 0 1 0 1 1 ↑ 0 1 0 1 1 1 ↑ 1 1 S Página 10 R Indeterminado . ¿Cuál es la diferencia principal entre un Latch y el Flip Flop? Página 11 .Sistemas Digitales Flip flop J-K 74HC112 Tabla de Verdad ´ CLR Entradas ´ J K PRE Salidas ´ CLK Q Q Funcion 0 1 0 1 1 0 0 1 X X X 0 X X X 0 X X X ↑ 1 0 0 Q0 1 CLEAR 0 PRESET 1 Q´ 0 No cambio 1 1 1 0 ↑ 1 0 1 1 0 1 ↑ 0 1 1 1 1 1 ↑ Q´ 0 Q0 1 1 X X ↑ Q0 Q´ 0 No cambio ------- 4. La información de entrada es transmitida hacia el flip flop maestro. Página 12 . El comportamiento del flip flop maestro. 5. uno sirve de maestro y el otro de esclavo. entonces el esclavo pasa al mismo estado del maestro. Flip flop Maestro-Esclavo Un flip flop maestro-esclavo se construye con dos flip flop. investigar sus ventajas. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. El latch solo cuenta con entradas de control en cambio los flip flop aparte de estas entradas de control asíncronas cuenta con una entrada especial para un reloj (clock) esto hace que los cambios de estado sean al ritmo de las pulsaciones del reloj (flancos). Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo.Sistemas Digitales Si bien es cierto los latch y los Flip Flop son multivibradores biestables y se usan mucho en la electrónica digital como memorias para el almacenamiento de datos. Analice el funcionamiento del Flip flop Maestro-Esclavo.esclavo que acaba de describirse hace que los cambios de estado coincidan con la transición del flanco negativo del pulso. la salida irá acorde con sus entradas. que toma la salida del maestro (que ya no pueden variar porque se encuentra deshabilitado). Durante todo ese intervalo de tiempo. sus salidas irán acorde con sus entradas. se habilita el cerrojo esclavo (y se deshabilita el maestro).Sistemas Digitales Flip flop S-R Maestro-Esclavo Los flip flop maestro-esclavo han sido ampliamente utilizados hasta la aparición de los disparados por flanco. Flip flop J-K Maestro-Esclavo Construiremos un flip flop J-K a partir de un S-R (esta vez en su versión maestro esclavo). la salida actuara en consecuencia. realimentando las salidas hacia la entrada tal como se muestra en la figura. en un tiempo igual al tiempo de propagación del cerrojo esclavo justamente después del flanco negativo del reloj. Si se produce una variación. Solo el cerrojo maestro está habilitado cuando el reloj es 1. Tabla de Verdad J K CLK Qn+1 Q´n+1 0 0 ↑ Qn Q´ n 0 1 ↑ 0 1 1 0 ↑ 1 0 1 1 ↑ Q´ n Qn Página 13 . que también muestra el símbolo lógico asociado. Por tanto. la salida del cerrojo esclavo actúa en consecuencia. de forma que la señal del reloj entra al cerrojo maestro y la señal de reloj complementada entra al esclavo. Cando llega el lanco negativo de reloj. La razón fundamental es que funcionan de forma idéntica y los disparados por flanco necesitan menos puertas lógicas. La construcción de un flip flop maestro – esclavo S-R se realiza a partir de dos cerrojos S-R con entrada de habilitación conectados en cascada. que poco a poco los van sustituyendo. Si se produce una variación. Los flip flop disparado por flanco cambian de estado con el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas solo en esta transición de reloj. Flip Flop R-S. Primero recordemos la tabla de verdad de J-K: J K CLK Qn+1 Q´n+1 0 0 ↑ Qn Q´ n 0 1 ↑ 0 1 1 0 ↑ 1 0 1 1 ↑ Q´ n Qn J 0 0 0 0 K 0 0 1 1 Qn+1 Q´n+1 0 1 0 1 0 1 0 0 Página 14 .Sistemas Digitales 6. Los flip flop disparados por pulsos cambian de estado en su salida únicamente con las entradas preset (PRE) y clear (CLR) independientemente de la entrada de reloj. Describir las características de disparo de flip flop por pulso y por flanco. poniendo a set al flip flop cuando está en preset y a reset cuando está en clear. desarrollar los circuitos para convertir a: a. Utilizando flip flop J-K. 7. Sistemas Digitales 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 0 Tabla de transición de datos: J Qn+1 Q´n+1 0 0 1 1 0 1 0 1 K J 0 1 X X K X X 1 0 CLK Qn+1 Q´n+1 0 0 ↑ Qn Q´ n 0 1 ↑ 0 1 1 0 ↑ 1 0 1 1 ↑ X X Qn Qn+1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 X X Tabla de verdad del Flip Flop R-S S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 0 Página 15 J 0 X 0 X 1 X X X K X 0 X 1 X 0 1 0 . Sistemas Digitales Usando karnaugh. Flip Flop D. J=S y K=R. tomando como variables (S. con estas relaciones adaptamos el Flip Flop R-S partiendo de un Flip Flop J-K b. Qn ) para las salidas J y K. R. Tabla de Verdad del Flip Flop D CLK Qn+1 Q´n+1 0 ↑ 0 1 1 ↑ 1 0 D Página 16 . J-K): D 0 0 1 1 Qn Qn+1 0 1 0 1 0 0 1 1 Haciendo karnaugh para relacionar ambos flip flop: ´ y K =R S´ J =S R c. Página 17 J 0 X 1 X K X 1 X 0 . Flip Flop T.Sistemas Digitales Ahora relacionamos el comportamiento de los flip flop (D. J-K): T 0 0 1 1 Qn Qn+1 0 1 0 1 0 1 1 0 Haciendo karnaugh para relacionar ambos flip flop: J =T y K =T Página 18 J 0 X 1 X K X 0 X 1 . CLK Qn+1 Q´n+1 0 ↑ Qn Q´ n 1 ↑ Q´ n Qn T Ahora relacionamos el comportamiento del flip flop (T.Sistemas Digitales Tabla de verdad del flip flop T. Sistemas Digitales Página 19 .
Report "Informe Previo Biestables Asíncronos y Síncronos Final"