Gua de Laboratorio Digital II 2

Universidad de IbaguéFacultad de Ingeniería Programa de Ingeniería Electrónica Guías de Laboratorio Electrónica Digital II M.Sc. Ing. Luisa Fernanda Gallo Sánchez Enero, 2013 Ibagué Colombia NOTASUniversitarias | 1 ISSN2216-0302 Notas Universitarias Guías de Laboratorio Electrónica Digital II Facultad de Ingeniería Programa de Ingeniería Electrónica Universidad de Ibagué Ibagué, Colombia. Enero de 2013 Presidente del Consejo Superior Luis Enrique Orozco Silva Rector Alfonso Reyes Alvarado Decana de Ingeniería Gloria Piedad Barreto Bonilla © Universidad de Ibagué, 2013 ©Luisa Fernanda Gallo Sánchez, 2013 Dirección Editorial: Oficina de Publicaciones [email protected] Correspondencia Universidad de Ibagué, Oficina de publicaciones Calle 67, Carrera 22. AA. 487 Teléfono: +57 8 2709400 Ibagué -Tolima, Colombia. www.unibague.edu.co Esta obra no puede reproducirse sin la autorización expresa y por escrito de la Universidad de Ibagué NOTASUniversitarias | 2 Tabla de contenido Presentación .................................................................................................................................. 4 Laboratorio 1: Conocimiento y aplicación de los flipflops ........................................................... 5 Laboratorio 2: Introducción al VHDL........................................................................................... 8 Laboratorio 3: Diseño de circuitos digitales combinacionales en un cpld a partir de VHDL I ............................................................................................... 10 Laboratorio 4: Diseño de circuitos digitales combinacionales en un CPLD a partir de VHDL II .......................................................................................... 12 Laboratorio 5: Diseño de una ALU de 4 BITS en VHDL ........................................................... 14 Laboratorio 6: Aplicación de los circuitos secuenciales I ........................................................... 16 detectores de secuencia alambrados y programados ............................................................ 16 Laboratorio 7: Aplicación de los circuitos secuenciales II .......................................................... 18 Detección de una clave de 4 digitos ...................................................................................... 18 Laboratorio 8: Aplicación de los circuitos secuenciales III ........................................................ 21 Solución de problemas a partir de máquinas de estado ........................................................ 21 Laboratorio 9: Aplicación de los circuitos secuenciales IV ........................................................ 23 Solución de problemas a partir de máquinas de estado ........................................................ 23 Laboratorio 10: Aplicación de los circuitos secuenciales V ....................................................... 26 Control de un motor paso a paso empleando VHDL ............................................................ 26 Laboratorio 11: Diseño de un contador up/down programable ................................................... 28 con entrada por teclado matricial .......................................................................................... 28 Laboratorio 12: Diseño de una calculadora básica con codificación de las entradas ................ 29 por teclado matricial .............................................................................................................. 29 Laboratorio 13: Diseño de un publik........................................................................................... 31 Laboratorio 14: Aplicación de contadores y registros ................................................................. 33 Diseño de un frecuencímetro autorango ................................................................................. 33 Laboratorio 15: Diseño de un procesador simple empleando microinstrucciones ...................... 35 Laboratorio 16: Diseño de una memoria FIFO ........................................................................... 37 Laboratorio 17:Diseño de un filtro digital ................................................................................... 39 Formato de presentación de informe de laboratorio .................................................................... 41 NOTASUniversitarias | 3 Presentación La asignatura Electrónica digital II en el programa de Ingeniería Electrónica, en la Universidad de Ibagué, se encarga del diseño de sistemas digitales secuenciales y de capacitar al estudiante para que adquiera habilidades para la apropición de las nuevas tecnologías de desarrollo de sistemas digitales. Involucra elementos teórico-prácticos y desarrolla competencias básicas disciplinares. Se centra en el diseño básico de ingeniería a partir de sistemas secuenciales y en la programación sobre Dispositvos lógicos programables en VHDL. La asignatura se imparte en 4 horas teóricas y 2 horas de laboratorio semanales. Estas guías han sido elaboradas con los criterios de formación para la investigación, que deben ser impartidas en las materias fundamentales del plan de estudios, para que el estudiante aplique y afiance directamente los temas aprendidos durante la clase teórica y complemente estos conocimientos con investigaciones adicionales que le permitan solucionar los problemas planteados en las guías que se desarrollan durante el laboratorio y aplique los criterios de ingeniería, en la solución de problemas y la determinación de la mejor solución. El estudiante se compromete a realizar el trabajo previo que está sujeto al problema que se deba resolver y a desarrollar la práctica según el procedimiento descrito con asesoría del docente a cargo. La buena preparación de la práctica garantiza la eficiente utilización de todos los recursos. Al final de cada práctica se debe entregar un informe donde se reflejen los datos y análisis de resultados que se soliciten en la práctica. El formato del mismo será convenido con el docente pero siempre ajustado al formato establecido por la Dirección de Programa. La Universidad garantiza la disponibilidad de los equipos descritos en cada práctica. El estudiante los toma en calidad de préstamo y es de su entera responsabilidad hacer un buen uso a los mismos. En la vida hay 10 clases de personas, las que saben binario y las que no! Anónimo NOTASUniversitarias | 4 Materiales proporcionados por la universidad  Osciloscopio. etc.Laboratorio N1 Conocimiento y aplicación de los flipflops Tiempo Estimado: 2 Sesiones Objetivos    Utilizar circuitos lógicos para construir fip-flops S-R. Resistencias. Tarea previa  Defina: Circuito Antirebote y los diferentes tipos de antirebote que se pueden construir. Fuente de poder de 5 VDC (Cada grupo debe traer su fuente). móntelo y pruébelo. dipswitch (interruptor tipo DIP). Explicar las diferencias entre los flip-flops mencionados. J-K y T. NOTASUniversitarias | 5 . Escoja el que considere más conveniente (emplee criterios de ingeniería para decidirlo). Materiales proporcionados por el estudiante    Protoboard. D.  Compuertas lógicas y los circuitos integrados que se indican en la guía. se aconseja emplear este tipo de DIP SWITCH. Reconocer las diferencias entre un flipflop y un Latch. empleando el softwarede simulación PROTEUS. Recuerde que la tarjeta debe incluir 3 displays 7 segmentos con su respectivo conversor BCD. y busque los componentes necesarios para su montaje. y analice detalladamente las simulacionesobtenidas. Monte a partir de un biestable j-k integrado (74112). 2.    Obtenga los materiales de circuitos a montar en la práctica según se indica en el procedimiento. Monte un circuito antirebote y pruebe su correcto funcionamiento (Este circuito se debe montar en impreso. NOTASUniversitarias | 6 . y un teclado matricial. junto con la tarjeta del ítem 4. Realice la simulación de los circuitos solicitados en el procedimiento. Elabore un procedimiento práctico que le permita analizar y comprobar la tabla de funcionamiento de los diferentes flipflops. utilice el osciloscopio y determine si efectivamente el circuito implementado. Para esto. elimina los rebotes producidos por el interruptor (se aconseja emplear pulsadores). 12 DIP SWITCH y 12 leds. Monte los flip-flops que se indican a continuación empleando compuertas. Flip-flop tipo T. Tome fotografías y/o videos. Este circuito tiene el valor de una nota de laboratorio adicional. 4. Busque en un manual las características eléctricas del biestable J-K integrado que empleará en la práctica.7segmentos . Procedimiento Sesión 1: 1.   Flip-flop SR (con compuertas NOR) FlipFlop D Sesión 2: 3. ya que se va a emplear en todos los laboratorios del semestre). donde se demuestre el efecto que el circuito tiene sobre el suiche. Entregue el impreso solicitado durante la sesión 1. antes de realizar el montaje. los siguientes biestables:   Flip-flop tipo D. NOTASUniversitarias | 7 . Siga las normas para presentación de laboratorios que se indicaron durante primera clase y que aparecen al final de este documento. Anexe todas las gráficas de simulación solicitadas con su respectivo análisis.Informe (Se entrega durante la segunda sesión)     Redactar un informe donde se incluyan todos los ítems de la tarea previa. Describir el procedimiento que se siguió para comprobar cada una de las tablas de funcionamiento de los Flip-Flop estudiados. Procedimiento 1ª sesión. Tarjeta construída por El estudiante. Utilizar dispositivos lógicos programablesenlaimplementación de circuitos digitales que permitanlavisualización de eventos.Laboratorio N2 Introducción al VHDL Tiempo Estimado: 2 Sesiones Objetivos    Familiarizar alestudianteconellenguaje de programación VHDL Emplearel software de programaciónQuartus II enellenguaje VHDL. Lea y siga cuidadosamente el tutorial de Quartus II suministrado en clase. Materiales proporcionados por el estudiante        Protoboard Resistencias. Materiales proporcionados por la universidad PC com Quartus II Sistema de desarrollocon CPLD Tarea previa Instale el programa Quartus II Reclame el sistema de desarrollo.0) NOTASUniversitarias | 8 . etc. valor (2. LEDs Circuitos integrados necesarios. dipswitch. Introducción a VHDL.2005 http://www2.ing.co. 2004 http://www2. Fundamentos de lógica Digital con diseño VHDL. Segunda edición.Realice la compilación y simulación de la arquitectura estructural del circuito.edu. Pontificia universidad Católica de chile.puc. Compruebe el funcionamiento del circuito diseñado sobre el CPLD.pdf - Mealy Bryan.cl/~iee2782/loCarb_VHDL_small.ing.VHD (con los respectivos comentarios y el encabezado con el nombre y número de la práctica) y .2. 2000. - Plett Johannes.pdf NOTASUniversitarias | 9 . Informe Se entrega durante la segunda sesión Recuerde seguir los pasos y las recomendaciones sugeridas al final de este texto. .Programe el CPLD. antes de la hora establecida previamente con la docente.puc.VWF al correo luisa. valor (3.cl/~iee2782/VHDL_v1. Referencias Recomendadas - Brown Stephen y otros.gallo@unibague. empleando el SISTEMA DE DESARROLLO disponible en el laboratorio.0) . 2ª sesión. Apéndices A y B. The Low-Carb VHDL Tutorial.Realice la compilación y simulación de la arquitectura dataflow o comportamental del circuito asignado y envíe los archivos . Mc-Graw Hill. Laboratorio N3 Diseño de circuitos digitales combinacionales en un cpld a partir de VHDL I Tiempo Estimado: 1 Sesión Objetivos   Familiarizar al estudiante con el lenguaje de programación VHDL Emplear el software de programación Quartus II en el lenguaje VHDL. Materiales proporcionados por el estudiante        Protoboard Resistencias. LEDs Circuitos integrados necesarios. Tarjeta diseñada en la primera guía. que funcione de forma idéntica al comparador de magnitud 7485. Dipswitch. La función debe estar totalmente simulada cuando comience el laboratorio. etc. con arquitectura comportamental. según la tabla que se muestra a continuación. NOTASUniversitarias | 10 . Materiales proporcionados por la universidad PC con Quartus II Sistema de desarrollo con CPLD Tarea previa Diseñe un circuito en VHDL. html Informe Recuerde seguir los pasos y las recomendaciones sugeridas al final de este texto. Referencia Recomendada http://www. empleando el SISTEMA DE DESARROLLO disponible en el laboratorio.alldatasheet. Compruebe el funcionamiento del circuito diseñado sobre el CPLD. Programe el CPLD.com/datasheet-pdf/pdf/64085/HITACHI/HD74LS85.Procedimiento     Diseñe el algoritmo en VHDL del 7485 Simule y chequee el correcto funcionamiento de la función de acuerdo con la tablade funcionamiento del circuito integrado. NOTASUniversitarias | 11 . Nota: El algoritmo diseñado se debe basar en el método visto en clase (shit-add3). Materiales proporcionados por la universidad PC com Quartus II Sistema de desarrollocon CPLD Problema  -Realice el diseño de un Conversor de un código binario (8 bits) a 3 Dígitos BCD. NOTASUniversitarias | 12 . Utilizar dispositivos lógicos programables en la implementación de circuitos digitales que permitan la visualización de eventos Materiales proporcionados por el estudiante        Protoboard Resistencias. como se observa en la figura. etc. No se admiten códigos a partir de tabla de conversión directa.Laboratorio N4 Diseño de circuitos digitales combinacionales en un CPLD a partir de VHDL II Tiempo Estimado: 2 Sesiones Objetivos    Familiarizar al estudiante con el lenguaje de programación VHDL Emplear el software de programación Quartus II en el lenguaje VHDL.  Simule e implemente el circuito diseñado. empleando VHDL y el software Quartus II de Altera y visualice el resultado en tres displays de 7 segmentos. Tarjeta diseñada en la primera guía. dipswitch. LEDs Circuitos integrados necesarios. En la segunda sesión se debe presentar el circuito completo funcionando. NOTASUniversitarias | 13 . empleando el SISTEMA DE DESARROLLO disponible enel laboratorio. Emplear el tiempo del laboratorio para trabajar en la programación del CPLD. Programe el CPLD.ee.edu/~dwyer/courses/ece52/Binary_to_BCD_Converter. Informe Entregar informe durante la segunda sesión. Compruebe el funcionamiento del circuito diseñado sobre el CPLD. Seguir las normas al final de este documento.pdf Procedimiento        Realice un diagrama de flujo que resuelva el problema Codifique el diagrama en VHDL Simule.Referencia recomendada http://people.duke. En la primera sesión se debe presentar el código completo y su simulación. Entradas: 1. Posibilidad de realizar hasta 14 operaciones distintas. NOTASUniversitarias | 14 . etc. Tarjeta diseñada en la primera guía. Cuatro líneas de selección de operación. dipswitch. LEDs Circuitos integrados necesarios. que cumpla con los requerimientos de la tabla y tener en cuenta las siguientes consideraciones:    Operandos de 4 bits.Laboratorio N5 Diseño de una ALU de 4 BITS en VHDL Tiempo Estimado: Una sesión Objetivo  Familiarizar al estudiante con el Diseño de Módulos Aritméticos en VHDL Materiales proporcionados por el estudiante        Protoboard Resistencias. Materiales proporcionados por la universidad PC con Quartus II Sistema de desarrollocon CPLD Problema Diseñar una ALU de 4 bits. Dos operandos A[3:0] y B[3:0] un Carry de entrada Cin 2. S[3:0]. La librería aritmética solo se puede emplear para la multiplicación y la división. Salidas de la comparación entre A y B. NOTASUniversitarias | 15 . el código en VHDL comentado (con sus respectivas anotaciones). S3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 S2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 S1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 S0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 F A+B A-B A+1 A-1 AxB A/B comp A and B A Nand B A or B A Nor B A Xor B A Nexor B Not A Not B - FUNCION SUMA RESTA INCREMENTO DECREMENTO MULTIPLICACION DIVISION COMPARACION NOP AND NAND OR NOR EXOR NEXOR NOT NOT NOP Informe Entregar un informe completo con el diagrama de bloques del diseño. Resultado de la operación R[3:0] junto con una señal de acarreo. No olvide revisar las normas para presentación de informes. que se encuentran al final de este documento. necesaria en algunas operaciones. Salida del residuo de la división (M) Se puede emplear cualquier arquitectura (no se permite esquemático). COUT. una simulación detallada del diseño en el que se observe el funcionamiento como ALU. Salidas: 1. (Mayor. 2. Menor e Igual) 3. 110100110 B. 101001001 D. Materiales proporcionados por el estudiante      Fuente de 5 VDC (Cada grupo debe traer su fuente) Protoboard. dipswitch. El sistema debe tener un reset. A. Tarjeta construída por elestudiante. y una vez detectada. 010111010 E. 010101101 F. 011011001 C.Laboratorio N6 Aplicación de los circuitos secuenciales I detectores de secuencia alambrados y programados Tiempo Estimado: 2 Sesiones Objetivo  Familiarizar al estudiante con el diseño de circuitos secuénciales empleando lógica alambrada y programada. etc. 100111100 NOTASUniversitarias | 16 . Materiales proporcionados por la universidad PC con QUARTUS II Sistema de desarrollo con CPLD Problema: Diseñe un circuito secuencial con una entrada X y una salida Z. En la detección de la secuencia se permite el solapamiento. Resistencias. ponga la salida Z en alto. que permita detectar la secuencia asignada por la docente. 110101110 H. Simulación del diseño en Proteus. Máquina de estados diseñada. Alambrar empleando los FlipFlops que considere adecuados según su diseño. Sesión 2 A partir del detector de secuencia desarrollado en la sesión 1.G. 101010110 Sesión 1 1. Recordar las normas para presentación de informes incluidas al final de este documento. Código (con los comentarios necesarios) enVHDL. Informe (se entrega durante la segunda sesión)       Incluir el diseño completo del detector. 111010111 I. realizar la maquina de estados equivalente a este detector en VHDL y realizar su programación en el CPLD. las alternativas de solución y la justificación de la solución implementada. 3. NOTASUniversitarias | 17 . 000110100 J.Se debe tener en cuenta varias alternativas y justificar la mejor opción. Presentar Simulación en VHDL con su análisis respectivo. Simular en Proteus.Diseñar Mediante lógica combinacional y secuencial (empleando compuertas NAND) 2. Procedimiento Diseñe un circuito secuencial que detecte la clave asignada a cada grupo. dipswitch.Laboratorio N7 Aplicación de los circuitos secuenciales II Detección de una clave de 4 digitos Tiempo Estimado: 2 Sesiones Objetivo  Familiarizar al estudiante con el diseño de circuitos secuénciales empleando lógica Programada Materiales proporcionados por el estudiante    Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard. se debe generar una señal de ERROR (bloqueo). NOTASUniversitarias | 18 . Resistencias. etc. Materiales proporcionados por la universidad  PC y sistema de desarrollo de CPLDs. el sistema debe inhabilitar el reconocimiento de más dígitos y solo puede habilitarse de nuevo mediante una señal de Reset (Asíncrono). Tarjeta construída por elestudiante. Si la secuencia es incorrecta. Luego de dos intentos erróneos. esta señal solo se desactiva si hay un Reset asíncrono (oculto). que se genera a partir de un teclado matricial. si la secuencia de estos dígitos es correcta. Con el código no se requieren confirmaciones intermedias solo un ENTER al final (similar a la tecla anotación de los cajeros electrónicos). por ejemplo 2149 (0010 0001 0100 1001). indicar mediante una señal (OK). Restricciones: El circuito debe tener antirebote (Debounce)interno. 9322 C. NOTASUniversitarias | 19 . 2367 G. con su respectiva simulación e implementación en el CPLD del sistema de desarrollo. 4587 F. a partir de la descripción del circuito en VHDL. Sesión 1 Entregar el diseño completo del detector de teclado. 1134 El diseño se debe realizar. 0549 D. (Se digita una tecla y se visualiza en un display el número seleccionado) Sesión 2 Entregar el detector de clave completo funcionando en el CPLD. 1234 H.A. 0908 B. 2716 E. Maquina de estados diseñada.com/watch?v=fppz_-phxDQ http://galia.Referencias Recomendadas: http://www.uaslp.fc.youtube. las alternativas de solución y la justificación de la solución implementada.PDF Informe (se entrega la segunda sesión)      Incluir el diseño completo del detector. Código (con los comentarios necesarios) enVHDL. Recordar las normas para presentación de informes incluidas al final de este documento.mx/~cantocar/microcontroladores/SLIDES_8051_PDF/20_MATRI. NOTASUniversitarias | 20 . Presentar Simulación en VHDL con su análisis respectivo. dipswitch. Problema Diseñar un circuito secuencial síncrono que a partir de una señal de Reloj y en sincronismo con sus flancos de subida. Tarjeta construída por elestudiante. Resistencias. Materiales proporcionados por la universidad PC y sistema de desarrollo de CPLDs. genere otra señal periódica S cuyo periodo y ancho de banda deban ser seleccionables mediante dos líneas de control C1C0 de tal forma que: NOTASUniversitarias | 21 . etc.Laboratorio N8 Aplicación de los circuitos secuenciales III Solución de problemas a partir de máquinas de estado Tiempo Estimado: 1 Semana Objetivo  Solucionar problemas de la vida real mediante la aplicación de maquinas de estado y VHDL. Materiales proporcionados por el estudiante     Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard. ve/mrivas/problemario4. Problemas de Electrónica Digital. diseñar el circuito completo empleando FF s (Analizar el circuito óptimo) (Sesión 1) 2. Circuitos Secuenciales Síncronos.Tomado de: Universidad de Valladolid. Disponible en: http://emp. Diseñar el circuito como Mealy. Diseñar el circuito empleando VHDL (Sesión 2) Informe Recuerde seguir los pasos y las recomendaciones sugeridas al final de este texto. Departamento de Electricidad y Electrónica. NOTASUniversitarias | 22 .pdf Procedimiento 1. Tema 4 – Flip-Flops. realizar el análisis completo de estados redundantes.usb. NOTASUniversitarias | 23 . Problema Se requiere un controlador digital para dirigir el tráfico en una intersección entre dos calles: una principal con mucho tráfico y otra secundaria con poco.dipswitch. etc.Laboratorio N9 Aplicación de los circuitos secuenciales IV Solución de problemas a partir de máquinas de estado Tiempo Estimado: 2 Semanas (el laboratorio equivale a 2 notas) Objetivo  Solucionar problemas de la vida real mediante la aplicación de máquinas de estado y VHDL. Materiales proporcionados por el estudiante     Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard. Tarjeta construída por elestudiante. Materiales proporcionados por la universidad PC y sistema de desarrollo de CPLDs. Resistencias. CÓDIGO DE LOS SEMÁFOROS Las reglas de funcionamiento serán las siguientes:    El semáforo principal (SP) estará en verde al menos 20 segundos o hasta que haya algún vehículo en la calle secundaria (algún sensor Xs activo). Habrá una situación intermedia de seguridad entre cada una de las anteriores donde el semáforo en cuestión estará en amarillo durante 5 segundos. El semáforo secundario (SS) estará en verde al menos 20 segundos o hasta que se detecte algún vehículo en la calle principal (algún sensor Xp activo). Diseñar el diagrama de estados correspondiente al circuito secuencial director del tráfico NOTASUniversitarias | 24 . suponga que cada una es la suma de los dos sensores (Xp ò Xs) que se observan en el diagrama. NOTASUniversitarias | 25 .Notas: Las señales de entrada al circuito secuencial Xp y Xs son de un bit. La frecuencia del reloj ck2 no tiene importancia pero considere que es de 4 Hertz. Procedimiento .Sesión 2 Entregar el sistema completo funcionando en su totalidad. Informe Se entrega durante la segunda sesión Recuerde seguir los pasos y las recomendaciones sugeridas al final de este texto.Sesión 1 Entregar el diagrama de estados del sistema de control de semáforo diseñado y la simulación del contador de tiempos y del circuito en VHDL . El grupo que realice una aplicación adicional para este motor. Resistencias. determinando las secuencias para mover a la derecha o a la izquierda y cuantos grados se mueve con cada paso. etc. dipswitch. 180. en el que se puedan controlar el sentido del giro y el ángulo de rotación (90. tendrá una nota adicional en el laboratorio. o la vuelta completa. Materiales proporcionados por la universidad PC y sistema de desarrollo de CPLDs. para garantizar los pasos necesarios para dar un cuarto de vuelta. Tarjeta construída por elestudiante. Tarea previa: Caracterice completamente un motor paso a paso unipolar (5 o 6 líneas de salida). Problema: Realizar el control de un motor paso a paso empleando un CPLD. NOTASUniversitarias | 26 .Laboratorio N10 Aplicación de los circuitos secuenciales V Control de un motor paso a paso empleando VHDL Tiempo Estimado: 2 Sesiones Objetivo  Aplicar los conceptos de la teoría de diseño secuencial en la solución de problemas. 270 ó 360 grados). media vuelta. Materiales proporcionados por el estudiante     Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard. NOTASUniversitarias | 27 . no es suficiente con la corriente que sale del CPLD.unal. Un motor de paso con 6 cables también puede ser de 4 fases y unipolar. para proteger la tarjeta.Referencias sugeridas http://www. Recuerde que para mover el motor.edu. pueden ser del mismo color.docentes.co/hfvelascop/docs/CLASES/DIGITALES2/LABORATORIO/Motor %20Paso%20a%20Paso. Un motor de pasos con solo 4 cables es comúnmente bipolar.pdf Recomendaciones Un motor de paso con 5 cables es casi seguro de 4 fases y unipolar. por esto es necesario emplear drivers a la salida. Informe Recordar las normas para presentación de informes incluidas al final de este documento.con 2 cables comunes para alimentación. Informe Recordar las normas para presentación de informes incluidas al final de este documento. NOTASUniversitarias | 28 . Materiales proporcionados por el estudiante     Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard. Problema Diseñar un sistema secuencial que permita digitar a partir de un teclado matricial el módulo de conteo (3 dígitos) y visualizar este dato en 3 displays 7 segmentos.dipswitch.Laboratorio N11 Diseño de un contador up/down programable con entrada por teclado matricial Tiempo Estimado: 1 Sesión Objetivo  Aplicar los conceptos de la teoría de diseño secuencial en la solución de problemas que involucran contadores. Tarjeta construída por elestudiante. el sistema debe esperar la orden de conteo UP/DOWN y el START. Materiales proporcionados por la universidad PC y sistema de desarrollo de CPLDs. etc. se debe generar una alarma cada vez que se termina el conteo (borrow y carry). Adicionalmente. momento en el cual debe comenzar la cuenta. Una vez programado el módulo de conteo. Resistencias. Debe además contar con un RESET manual. se almacena en una variable y se visualiza en el display y mediante una línea se muestra que el numero fue efectivamente almacenado. se ingresa el primer operando (desde el teclado). etc. dipswitch. Problema Diseñar un sistema secuencial que permita la detección a partir de un teclado MATRICIAL de 2 números BCD (3 dígitos BCD). se almacena en una variable y se visualiza en un display y mediante una línea se muestra que el numero fue efectivamente almacenado. Resistencias. En el segundo paso se ingresa el segundo operando. En el paso inicial. NOTASUniversitarias | 29 . y realizar la operación aritmética que se indique a través del mismo teclado. Materiales proporcionados por la universidad  PC y sistema de desarrollo de CPLDs. Materiales proporcionados por el estudiante    Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard.Laboratorio N12 Diseño de una calculadora básica con codificación de las entradas por teclado matricial Tiempo Estimado: 1 Sesión Objetivo  Aplicar los conceptos de la teoría de diseño secuencial en la solución de problemas. Tarjeta construída por elestudiante. la respuesta siempre se visualizará en displays. si se oprime la tecla “#”.Finalmente se indica la operación deseada así: si se oprime la tecla “*”. se realizará la resta entre estos dos números. NOTASUniversitarias | 30 . Para cualquier caso. Realizar el diseño a partir de la detección de teclado desarrollada en el laboratorio anterior. Informe Recordar las normas para presentación de informes incluidas al final de este documento. se realizará la suma aritmética entre estos dos operandos. Materiales proporcionados por la universidad PC y sistema de desarrollo de CPLDs. dipswitch. Tarjeta construída por elestudiante. etc. Si se emplean 4 matrices de leds pero el aviso es fijo. Problema Diseñar un circuito digital que permita visualizar en una matriz de leds (8x8 o 5x8) un mensaje (ELECTRONICA) empleando CPLDs o los módulos combinacionales. Materiales proporcionados por el estudiante     Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard. NOTASUniversitarias | 31 . sencuenciales y Memorias que sean necesarios(EN NINGUN CASO CON PIC O MICROCONTROLADOR) El aviso debe desplegarse de derecha a izquierda a través de la matriz (En este caso la nota será sobre 5).Laboratorio N13 Diseño de un publik Tiempo Estimado: 2Sesiones Objetivos   Familiarizar al estudiante con la solución de problemas a partir de las técnicas de diseño adquiridas durante las asignaturas del área Realizar una aplicación de registros de corrimiento. Resistencias. la nota será sobre 4. NOTASUniversitarias | 32 .Con desplazamiento Sin desplazamiento El laboratorio puede diseñarse sobre el CPLD o con componentes digitales. Informe Recordar las normas para presentación de informes incluidas al final de este documento. NOTA: Es aconsejable realizar inicialmente una simulación sobre Proteus para caracterizar la matriz y probar el circuito general. Sesión 1: Caracterizar la matriz y realizar un diagrama de bloques del diseñoy simulación Sesión 2: Prueba del diseñoy entrega del circuito publik funcionando. Rango de MHz está comprendido entre 1. con indicador de la escala en la que se encuentra: o o o    Rango de Hz (desde 1Hz hasta 999Hz) Rango de KHz abarca desde 1. NOTASUniversitarias | 33 . LEDs y Displays Compuertas lógicas CPLD Características del diseño:  Autorango ( 3 escalas: Hz.0MHz. Reset general del circuito. Módulos MSI secuenciales o PLDs Visualización del dato en displays.00 KHz hasta 999KHz. Materiales        Problema Diseñe un circuito que permita a partir de la señal de un generador de funciones calcular el valor de su frecuencia.Laboratorio N14 Aplicación de contadores y registros Diseño de un frecuencímetro autorango Tiempo Estimado: 3 Sesiones Objetivo  Aplicar la teoría de los contadores y registros en la solución de un problema. KHz y MHz). dipswitch. con indicador de la escala. etc. Protoboard Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Resistencias.00 MHz y 10. Sesión 2 Puesta a punto del circuito.Sesión 3 Entrega del circuito funcionando en su totalidad. NOTASUniversitarias | 34 .Procedimiento .Sesión 1 Entrega del diseño planteado y su correspondiente simulación. . Informe Recordar las normas para presentación de informes incluidas al final de este documento. . Resistencias. Problema  Implementar la arquitectura NOTASUniversitarias | 35 . Materiales proporcionados por la universidad PC y sistema de desarrollo de CPLDs. dipswitch. Tarjeta construída por elestudiante.Laboratorio N15 Diseño de un procesador simple empleando microinstrucciones Tiempo Estimado: 2 Semanas Objetivo  Diseñar la unidad de control a partir de microinstrucciones para una arquitectura predeterminada. etc. Materiales proporcionados por el estudiante     Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Protoboard.    Diseñar la unidad controladora para la función asignada Implementar la unidad controladora en VHDL Programación en CPLD con la unidad de control Asignación de problemas GRUPO Ecuación 2*A-B -5*B+2*A 7*A-8*B 6*A+3*B -5*A+B -2*A-5*B 3*A-2*B Informe Recordar las normas para presentación de informes incluidas al final de este documento. NOTASUniversitarias | 36 . llena(Todos las posiciones de memoria están ocupadas) Bibliografía Recomendada Larrea Torres y Otros.Laboratorio N16 Diseño de una memoria FIFO Tiempo Estimado: 1Sesión Objetivo   Aplicar la teoría de registros y contadores en el diseño de una memoria FIFO Realizar diseño jerárquico. dipswitch. LEDs y Displays Compuertas lógicas CPLD Problema Obtener una memoria FIFO de 8 posiciones con palabras de 4 bits. Ejercicios prácticos con Lógica programable. Universidad Politécnica de Valencia. Reset (Borra la memoria). teniendo en cuenta las condiciones del problema planteado y basándose en contadores y registros. NOTASUniversitarias | 37 . Materiales       Protoboard Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Resistencias.2012 Procedimiento   Consultar la teoría respecto a las memorias FIFO. enable (habilita la función de la memoria). Realizar el diseño de la memoria. y líneas de entrada R/W(leer o escribir en memoria). empleando diseño jerárquico. Vacio (permite saber si la memoria tiene datos almacenados). etc. NOTASUniversitarias | 38 . Informe Recordar las normas para presentación de informes incluidas al final de este documento. Puesta a punto y Simulación. dipswitch. etc. NOTASUniversitarias | 39 .Diseñar un filtro FIR pasabajosde orden 5 (a cada grupo se le asignará una frecuencia de corte diferente). adición y almacenaje de datosen el FPGA o CPLD. Emplear conversores ADC y DAC para poder probar el filtro. LEDs y Displays Compuertas lógicas CPLD Problema Teniendo en cuenta que los filtros digitales pueden realizarse empleando los elementos correspondientes a las operacionesde multiplicación. utilizando alguna de las estructuras para la realización de sistemas LTI.Laboratorio N17 Diseño de un filtro digital Tiempo Estimado: 3 Sesiones Objetivo  Aplicar la teoría de los contadores y registros en el diseño de un filtro digital. Materiales       Protoboard Fuente de poder de 5 VDC (Cada grupo debe traer su fuente) Resistencias. utn.ucsd.edu/~kastner/papers/iccd06-fir_add_shift. NOTASUniversitarias | 40 .edu. .co/url?sa=t&rct=j&q=&esrc=s&source=web&cd=2&ved=0CFEQF jAB&url=http%3A%2F%2Fwww.Sesión 2 Puesta a punto del circuito.Sesión 1 Entrega del diseño planteado y su correspondiente simulación.Sesión 3 Entrega del circuito funcionando en su totalidad.com/doc/2154176/U-de-G-Curso-de-VHDL http://cseweb.com.pdf http://www.ar%2Fdownload.Referencias sugeridas - http://es.google.aspx%3FidFile%3D4655&ei= WVn_T-CCNorM9QSC2KDYBA&usg=AFQjCNFt2bxsSMiYRI13CopgM2rStYzBOA Procedimiento .scribd. Informe Recordar las normas para presentación de informes incluidas al final de este documento. . título del laboratorio Fecha de entrega 1.Formato de presentación de informe de laboratorio ELECTRONICA DIGITAL II Encabezado: Número del laboratorio. Simulaciones y análisis de las simulaciones 7. Incluir en el informe: planteamiento del problema.   Recuerde que la presentación del informe se hace en el momento de entregar el circuito en funcionamiento. Alternativas de solución 4. incluyendo los archivos en copia digital e impresa. donde se incluyan todos los Ítems de la tarea previa. el número y nombre de la práctica. Justificación de la solución escogida y circuito final implementado (o algoritmo diseñado con las correspondientes anotaciones y explicacion) El algoritmo debe contener en el encabezado el nombre de los integrantes del grupo. Bibliografia NOTAS. 5. NOTASUniversitarias | 41 . solución a las preguntas (si las hay) 6. posibles soluciones. Recomendaciones generales sobre el informe escrito:   Redactar un informe. El circuito debe estar completamente alambrado al llegar a la sesión de laboratorio y solo se emplea este tiempo para realizar cambios de último momento. Materiales empleados 3. Conclusiones (conclusiones personales acerca de la experiencia al haber realizado su laboratorio) 8. Objetivos 2. Se debe entregar impreso y con un CD con las simulaciones. de bloque o de flujo según se requiera en cada diseño.  Justificar la solución escogida. la presentación del cableado debe estar organizada.5 en la nota final de la práctica. para que adquieran sentido. Anexar todas las gráficas de simulación requeridas analizadas. NOTASUniversitarias | 42 .   Incluir sus conclusiones acerca de la práctica. deben tener sus comentarios personales referentes a aquello que puede observarse en este. procedimiento de diseño y diagramas esquemáticos. los gráficos. NOTA IMPORTANTE: Los circuitos deben estar completamente alambrados para la hora del laboratorio. El no cumplimiento de alguna de estas normas tendrá un descuento de 0.