éxos Les systemes logiques séquentièle.pdf

Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.Les systemes logiques SEQUENTIELS A l'usage des Ecoles d'Ingénieurs et des Départements Universitaires de technologie Par El-M. HARKAT EDITION 1 2007 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Du même Auteur A l'usage des Ecoles d'Ingénieurs et des Départements Universitaires de technologie COURS SUR LES SYSTEMES LOGIQUES TOME I : SYSTEMES LOGIQUES COMBINATOIRES TOME II : SYSTEMES LOGIQUES SEQUENTIELS TOME III : CALCULATEURS EXERCICES ET PROBLEMES RESOLUS SUR LES SYSTEMES LOGIQUES COMBINATOIRES SUR LES CIRCUITS NUMERIQUES LES BASCULES ET LEURS APPLICATIONS 2 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. PREFACE Associer au cours une partie exerçant l'activité de l'étudiant, à savoir de nombreux exercices d'application, c'est assurer à un enseignement sa pleine efficacité. Pour traiter méthodiquement ces exercices, l'étudiant doit avoir sous les yeux les solutions types de la plupart des problèmes qu'il peut rencontrer. Ainsi il sera en mesure de résoudre dans de meilleures conditions, avec les remarques qui s'imposent, des problèmes semblables. C'est pour répondre à ce besoin que nous avons rassemblé dans un même recueil, d'une part les solutions des exercices et des problèmes qui ont été proposés aux étudiants tout au long de l'année, d'autre part un grand nombre de problèmes comportent des solutions abrégées. L'étude des systèmes logiques séquentiels est tributaire de la compréhension des systèmes logiques combinatoires.. On ne peut pas aborder ce livre sans la maîtrise des systèmes combinatoires. Nous avons pu, grâce à ce livre, insisté autant sur le raisonnement que sur la manipulation des équations mathématiques, leur transformation et leur matérialisation à l'aide d'opérateurs logiques effectifs. Ce livre, qui est avant tout destiné aux étudiants de l'enseignement supérieur, est également recommandé à tout lecteur qui veut s'intéresser en profondeur dans l'électronique logique. 3 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. TABLES DES MATIERES Questions d'autoévaluation………………………………………………….8 ENONCES DES EXERCICES Enoncé de L’Exercice N°1…………………………………………………………….10 Enoncé de L’Exercice N°2…………………………………………………………….10 Enoncé de L’Exercice N°3…………………………………………………………….10 Enoncé de L’Exercice N°4…………………………………………………………….11 Enoncé de L’Exercice N°5…………………………………………………………….12 Enoncé de L’Exercice N°6…………………………………………………………….13 Enoncé de L’Exercice N°7…………………………………………………………….13 Enoncé de L’Exercice N°8…………………………………………………………….14 Enoncé de L’Exercice N°9…………………………………………………………….15 Enoncé de L’Exercice N°10………………………………………………………….16 Enoncé de L’Exercice N°11………………………………………………………….17 Enoncé de L’Exercice N°12………………………………………………………….19 Enoncé de L’Exercice N°13………………………………………………………….20 Enoncé de L’Exercice N°14………………………………………………………….21 Enoncé de L’Exercice N°15………………………………………………………….22 Enoncé de L’Exercice N°16………………………………………………………….23 Enoncé de L’Exercice N°17………………………………………………………….23 Enoncé de L’Exercice N°18………………………………………………………….24 Enoncé de L’Exercice N°19………………………………………………………….24 Enoncé de L’Exercice N°20………………………………………………………….25 Enoncé de L’Exercice N°21………………………………………………………….26 Enoncé de L’Exercice N°22………………………………………………………….26 Enoncé de L’Exercice N°23………………………………………………………….27 Enoncé de L’Exercice N°24………………………………………………………….27 Enoncé de L’Exercice N°25………………………………………………………….27 Enoncé de L’Exercice N°26………………………………………………………….28 Enoncé de L’Exercice N°27………………………………………………………….28 4 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Enoncé de L’Exercice N°28………………………………………………………….28 Enoncé de L’Exercice N°29………………………………………………………….29 Enoncé de L’Exercice N°30………………………………………………………….30 Enoncé de L’Exercice N°31………………………………………………………….30 Enoncé de L’Exercice N°32………………………………………………………….31 P R O BL EMES D E SY N TH ESES P r o b l è m e N ° 1 - J o u e u r l e p l u s r a p i d e ……………….33 P r o b l è m e N ° 2 - T riage des pièces…………….…………………………33 Problème N°3-Commande avec priorité a u p r e m i e r o r d r e … … … … … … … … … … … … … … … … … … … … … … … . 34 Problème N°4-Chronométrage électronique.34 P r o b l è m e N ° 5 -Unité de perçage…..……………………………………34 Problème N°6-Commande d’un chariot à retour a u t o m a t i q u e … … … … … … … … … … … … … … . . ……………………………………..36 P r o b l è m e N ° 7 - C o d e u r d e c l a v i e r ………………………………37 Problème N°8-Commande d’un vérin à double e f f e t …………………………………………………………………………………………………………….38 Problème N°9-Compensation inductive et c a p a c i t i v e d ’ u n r é s e a u t r i p h a s é . . ……………………38 P r o b l è m e N ° 1 0-Equipement de signalisation………..39 P r o b l è m e N ° 1 1-Commande d’une machine à programme fixe……………..……………………………………………………………………………………………..40 P r o b l è m e N ° 1 2-Commande par bouton poussoir et came………………………………………………………………………..…………………………………….41 P r o b l è m e N ° 1 3-Détecteur de priorité………………..……41 P r o b l è m e N ° 1 4-Déplacement d’un chariot…………………42 P r o b l è m e N ° 1 5-Portail de garage………………………………….42 P r o b l è m e N ° 1 6-Commande d’une machine………………………43 P r o b l è m e N ° 1 7-Contrôle des feeders..………………………44 P r o b l è m e N ° 1 8-Corrélateur de mots.……………………………44 P r o b l è m e N ° 1 9-Affichage multiplexé……………………………44 Problème N°20-Commande de lampes de c h e v e t … … … … … … … … … … … … … … … … … … … … … … … … … … … … … … … … … 45 P r o b l è m e N ° 2 1 - S e r r u r e é l e c t r o n i q u e ………………46 5 à .46 SOLUTIONS DES EXERCICES Solution de L’Exercice N°1…………………………………………………………48 Solution de L’Exercice N°2…………………………………………………………51 Solution de L’Exercice N°3…………………………………………………………52 Solution de L’Exercice N°4…………………………………………………………54 Solution de L’Exercice N°5…………………………………………………………56 Solution de L’Exercice N°6…………………………………………………………58 Solution de L’Exercice N°7…………………………………………………………60 Solution de L’Exercice N°8…………………………………………………………61 Solution de L’Exercice N°9…………………………………………………………63 Solution de L’Exercice N°10………………………………………………………65 Solution de L’Exercice N°11………………………………………………………68 Solution de L’Exercice N°12………………………………………………………75 Solution de L’Exercice N°13………………………………………………………79 Solution de L’Exercice N°14………………………………………………………81 Solution de L’Exercice N°15………………………………………………………84 Solution de L’Exercice N°16………………………………………………………87 Solution de L’Exercice N°17………………………………………………………91 Solution de L’Exercice N°18………………………………………………………92 Solution de L’Exercice N°19………………………………………………………94 Solution de L’Exercice N°20………………………………………………………96 Solution de L’Exercice N°21….…………………………………………………98 Solution de L’Exercice N°22………………………………………………………99 Solution de L’Exercice N°23………………………………………………………102 Solution de L’Exercice N°24………………………………………………………113 Solution de L’Exercice N°25………………………………………………………115 Solution de L’Exercice N°26………………………………………………………118 Solution de L’Exercice N°27………………………………………………………119 Solution de L’Exercice N°28………………………………………………………121 Solution de L’Exercice N°29………………………………………………………125 6 .…………………………………. Problème N°22-Gestion du mouvement d’un moteur p a s ...Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.p a s u n i p o l a i r e …………………. 214 CATALOGUE DES CIRCUITS INTEGRES TTL…………………………. Solution de L’Exercice N°30………………………………………………………127 Solution de L’Exercice N°31………………………………………………………129 Solution de L’Exercice N°32………………………………………………………135 SO LUTIO N D ES PR O BL EMES S o l u t i o n d u P r o b l è m e N ° 1 … ……………………………………………139 S o l u t i o n d u P r o b l è m e N ° 2 … ……………………………………………146 S o l u t i o n d u P r o b l è m e N ° 3 … ……………………………………………152 S o l u t i o n d u P r o b l è m e N ° 4 … ……………………………………………154 S o l u t i o n d u P r o b l è m e N ° 5 … ……………………………………………159 S o l u t i o n d u P r o b l è m e N ° 6 … ……………………………………………160 S o l u t i o n d u P r o b l è m e N ° 7 … ……………………………………………169 S o l u t i o n d u P r o b l è m e N ° 8 … ……………………………………………172 S o l u t i o n d u P r o b l è m e N ° 9 … ……………………………………………174 S o l u t i o n d u P r o b l è m e N ° 1 0 ……………………………………………175 S o l u t i o n d u P r o b l è m e N ° 1 1 ……………………………………………180 S o l u t i o n d u P r o b l è m e N ° 1 2 ……………………………………………181 S o l u t i o n d u P r o b l è m e N ° 1 3 ……………………………………………183 S o l u t i o n d u P r o b l è m e N ° 1 4 ……………………………………………184 S o l u t i o n d u P r o b l è m e N ° 1 5 ……………………………………………185 S o l u t i o n d u P r o b l è m e N ° 1 6 ……………………………………………186 S o l u t i o n d u P r o b l è m e N ° 1 7 ……………………………………………186 S o l u t i o n d u P r o b l è m e N ° 1 8 ……………………………………………187 S o l u t i o n d u P r o b l è m e N ° 1 9 ……………………………………………200 S o l u t i o n d u P r o b l è m e N ° 2 0 ……………………………………………202 S o l u t i o n d u P r o b l è m e N ° 2 1 ……………………………………………203 S o l u t i o n d u P r o b l è m e N ° 2 2 ……………………………………………204 Réponses aux questions d ’ a u t o . .é v a l u a t i o n s … … … … … … … … … … … … … … … … … … … .……223 CATALOGUE DES CIRCUITS INTEGRES CMOS………………………………240 7 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 2) Donner les différents vecteurs d’informations avec qui le système séquentiel communique. 8) Quelles modifications faudra-t-il apporter à la bascule RSH pour obtenir une bascule « J-K ». Elles servent d’une part à vous permettre d’évaluer vos connaissances (êtes-vous capable de répondre à toutes ?) et d’évaluer ce que vous devriez savoir à l’issue de ce cours. 3) Comment est représentée une mémoire implicite dans un système séquentiel ? Qu’est ce qu’une mémoire explicite ? ? 4) Donner le schéma d’une bascule RS avec des portes NAND. Quelles constatations faîtes-vous ? 8 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Quelles constatations faîtes-vous ? 9) Comment on obtient une bascule « D » à partir d’une bascule J-K ? Tracer les chronogrammes de cette bascule. Tracer ses chronogrammes. Les questions sont posées dans un ordre qui suit au mieux le déroulement des chapitres du cours. Tracer ses chronogrammes. Rôle des entrées R et S ? 5) Dans quelle configuration d'entrée le bistable est-il au repos (statu quo)? La commande R=S=1 a-t-elle un sens ? Donner l'état futur correspondant dans le cas d’une bascule RHS à portes NAND? 6) Comment fonctionne le bistable anti-rebond ? Quel est son utilité ? 7) Quelles modifications faudra-t-il apporter à la bascule RSH pour obtenir une bascule « D LATCH ». 1) Donner la structure générale d’un système séquentiel et donner la particularité qu’ont les circuits séquentiels par rapport aux combinatoires. Questions d’autoévaluation POUR LA PARTIE II Voici une liste de questions relatives au cours sur les systèmes logiques séquentiels. Reset.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 11) Expliquer l’occurrence de la bascule J-K maître-esclave et donnez son logigramme ainsi que les chronogrammes de ses entrées par rapport à ses entrées au front montant de l’horloge. 10) Certaines bascules possèdent des entrées asynchrones expliquer la différence qu’il y a entre-elle et les entrées synchrones. Comment charger une information dans une bascule JK ?dans une bascule D ? 13) Comment réaliser un diviseur de fréquence avec une JK ? Avec une bascule D ? 14) Pourquoi la plupart des entrées de contrôle des circuits (Set. 12) Expliquer la différence entre une bascule D et une bascule JK maître-esclave. 16) Par quoi sont décrits les systèmes séquentiels ? 17) Que traduit un diagramme des phases ? Un diagramme des transitions ? 18) A quoi consiste le fusionnement des lignes d’une matrice des états réduites ? 19) A quoi est du la naissance des courses critiques? Par quels moyens devonsnous les contourner ? 20) Décrire par un graphe d’état la bascule R-S. donner quelques idées directrices. 21) Donner la méthode de synthèse d'une machine séquentielle décrite par un graphe. Bien qu'il n'y ait pas de méthode générale pour construire le graphe d'une machine à états à partir de ses spécifications. etc. 9 .) sontelles actives au niveau bas ? 15) Expliquer sur un schéma la fonction des entrées asynchrones « preset et clear ». «NON»).1 1) Ecrire les expressions logiques des fonctions internes et de sortie. X. 𝑍𝑍 = 𝑎𝑎𝑎𝑎 + 𝑎𝑎𝑥𝑥̅ 𝑦𝑦. Z et S pour trois impulsions de «a».Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercice N°1. 𝑌𝑌 = 𝑎𝑎�𝑦𝑦 + 𝑎𝑎𝑥𝑥̅ 𝑧𝑧 ̅. 𝑆𝑆 = 𝑎𝑎𝑎𝑎 2) Représenter le logigramme de cette structure en utilisant les opérateurs fondamentaux («ET». 2) Etudier le fonctionnement de ce système lorsqu’initialement 𝑆𝑆 = 𝑅𝑅 = 𝑄𝑄+ = 0 et la séquence d’entrée appliquée est : 𝑆𝑆𝑆𝑆 = 00 − 10 − 00 − 01 − 00. Y.2. 3) Que se passe-t-il si 𝑆𝑆 = 𝑅𝑅 = 1? Exercice N°. «OU».1. puis à l’aide de contacts à relais. 3) En supposant que:𝑎𝑎 = 𝑥𝑥 = 𝑦𝑦 = 𝑧𝑧 = 𝑋𝑋 = 𝑌𝑌 = 𝑍𝑍 = 𝑆𝑆 = 0. Exercice N°2. 10 . Une structure séquentielle à une entrée «a» est donnée par ses fonctions internes et de sortie suivantes: 𝑋𝑋 = 𝑎𝑎�(𝑥𝑥 + 𝑦𝑦) + 𝑥𝑥𝑧𝑧̅.2.3. Représenter les chronogrammes de a. EXERCICES SUR LES SYSTEMES LOGIQUES SEQUENTIELS. ANALYSE ET SYNTHESE. 1) Dénombrer les différentes variables et fonctions du système. Une structure séquentielle à deux entrées R et S est donnée par son logigramme de la fig. S R Q R Q+ S Q+ R Q L Fig. 1. 2) En utilisant la représentation 1.4 pour les états internes dresser la table et le diagramme des phases du système. 1) Ecrire les expressions logiques des fonctions secondaires et de sortie. ces entrées sont actives? 11 .1. On donne deux bascules D normales. puis les représenter sur une même table de KARNAUGH. montées suivant le schéma de la figure 4.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 1) Donnez la signification des entrées Ck. 2.4. Une structure séquentielle destinée à reconnaître une séquence donnée de trois bits (par exemple 101) est donnée par son logigramme fig. Preset et Clear. De combien d’états stables est-il doté ? Exercice N°. Dites pour quelles transitions ou niveaux de tension. 3 .3. On donne deux bascules J-K interconnectées à la manière indiquée à la fig. est en retard sur 𝐶𝐶𝐶𝐶2. 𝐽𝐽2 . Compléter les chronogrammes de la fig. 1) Représentez les chronogrammes de. 3) Même question si ∅=0 4) Pouvez-vous proposer une application à ce circuit? 12 . 𝐶𝐶𝐶𝐶1.5.4. 𝐶𝐶𝐶𝐶𝐶𝐶1 . 𝐷𝐷𝐷𝐷 𝑒𝑒𝑒𝑒 𝐹𝐹𝐹𝐹 lorsqu'on applique une impulsion à l'entrée "D1". 𝐶𝐶𝐶𝐶𝐶𝐶2 . 2) Même question si 𝐶𝐶𝐶𝐶1. . Les entrées horloges 𝐶𝐶𝐶𝐶1. 𝐽𝐽1 . est en avance sur 𝐶𝐶𝐶𝐶2.2. 𝐶𝐶𝐶𝐶2. 2) En considérant l'état initial 𝑄𝑄1 𝑄𝑄2 = 0 0. 𝑄𝑄1 𝑒𝑒𝑒𝑒 𝑄𝑄2 lorsque 𝐶𝐶𝐶𝐶1. 𝑄𝑄2 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.1. . en représentant les différents niveaux de 𝑄𝑄1 . Exercice N°5. et 𝐶𝐶𝐶𝐶2 sont attaquées par deux signaux logiques déphasés de ∅. 1. Exercice N°6. On donne le circuit de la fig. 5. 4. 1) On suppose qu'initialement 𝑄𝑄𝐶𝐶 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐴𝐴 = 0. Exercice N°7 On donne le circuit de la figure 7. 6. 3.. représentant trois bascules interconnectées entres-elles. 3.1. etc. Représentez les chronogrammes de (𝑄𝑄𝐶𝐶 𝑄𝑄�𝐵𝐵 𝑄𝑄𝐴𝐴 pour 10 impulsions de Ck. 1.1. constitué de trois bascules J-K interconnectées à la manière indiquée par la figure. Quelles modifications doit-on réaliser pour y parvenir? Représenter les chronogrammes des sorties et déterminer les différents déphasages entre les signaux. 13 .6. Quels sont les équivalents décimaux des nombres binaires (𝑄𝑄𝐶𝐶 𝑄𝑄�𝐵𝐵 𝑄𝑄𝐴𝐴 ) obtenus? 2) On voudrait obtenir la suite des chiffres suivants 5.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 2. 3 Exercice N°8. Il est à noter que les bascules de ce dernier changent d’état lors de la descente du signal d’horloge. 1) Compléter les chronogrammes de ce circuit donné par la fig.7. On donne le circuit de la figure 8. 1) Compléter les chronogrammes de ce circuit donné par la fig.7. 14 .1.7.2 Horloge Départ 1 2 3 4 Etats des sorties après l’impulsion d’Horloge Q3 Q 2 Q1 0 0 0 Valeur en décimale 0 Fig. Il est à noter que les bascules de ce dernier changent d’état lors de la descente du signal d’horloge.2.3 en s’appuyant sur les résultats des chronogrammes.7.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. constitué de trois bascules J-K interconnectées à la manière indiquée par la figure.8. Quelle est la fonction du circuit donné ? t CK t Q3 t Q2 Q1 t Fig.2. 2) Compléter le tableau de la fig. 1 constitué de trois bascules "D" montées en cascade.3 Exercice N°9.2 Horloge Départ 1 2 3 4 Etats des sorties après l’impulsion d’Horloge Q3 Q 2 Q1 0 0 0 Valeur en décimale 0 Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.8.8. On donne le registre à décalage à réaction de la fig. Quelle est la fonction du circuit donné ? CK t Q3 t Q2 t Q1 t Fig. 2) Compléter le tableau de la fig. 15 .8.9.3 en s’appuyant sur les résultats des chronogrammes. 10.1 1) Ecrire les équations des états futurs Yi en fonctions des états présents yi (i= 0. Le codage de cette dernière consiste à lui ajouter (concaténer plus précisemment) des bits de contrôle 𝑎𝑎2 𝑎𝑎1 𝑎𝑎0 de manière à former le mot codé de 7 bits suivant: 𝑎𝑎6 𝑎𝑎5 𝑎𝑎4 𝑎𝑎3 𝑎𝑎2 𝑎𝑎1 𝑎𝑎0 . Fig. 3) Montrez que si l’état initial du registre est y alors les états futurs successifs sont Ty.y. où I est la matrice unitaire. 2) Ecrire ces équations sous forme matricielle suivante: Y = T. Pour obtenir les bits 𝑎𝑎2 𝑎𝑎1 𝑎𝑎0 on procède comme suit: 16 .1. dans ce cas.2). Calculer F(x). T2y.1 représente un registre à décalage à réaction utilisé dans le codage de l’information 𝑎𝑎6 𝑎𝑎5 𝑎𝑎4 𝑎𝑎3 de 4 bits. l’état du registre à la sixième impulsion si: 4) 𝑦𝑦0 0 𝑦𝑦 = �𝑦𝑦1 � = �0� 𝑦𝑦2 1 Par définition le polynôme caractéristique de la matrice T est: F(x) = det[T-xI]. Codeur numérique Le circuit de la fig. Exercice N°10.9.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Quel est. T3y etc. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.11. les bits de contrôle sont récupérés en 2 en appliquant 3 impulsions sur Clk. 1) On place K en position 1 comme c’est indiqué par la figure. dans ces conditions.1. 𝑎𝑎5 = 0.11. 𝑎𝑎4 = 𝑎𝑎3 = 1 Exercice N° 11 Soit le circuit de la fig. 𝑎𝑎2 𝑎𝑎1 𝑒𝑒𝑒𝑒 𝑎𝑎0 ? Quel est le mot codé reçu en v ? Remarque: On prendra pour 𝑎𝑎6 . 𝑎𝑎5 . K R E C Vc Fig. Que valent.1 représentant un circuit RC attaqué par une tension continue E. 𝑎𝑎4 𝑒𝑒𝑒𝑒 𝑎𝑎3 les valeurs suivantes: 𝑎𝑎6 = 1. Lorsqu’on ferme K un courant circule dans le circuit RC et développe une tension vc = E(1-e-t/RC) aux bornes du condensateur C. Quel est le contenu du registre après ces 4 impulsions ? Quelle est l’information reçue en V? 2) Maintenant on place K en position 2. 17 . On applique 4 impulsions d’horloge sur Clk (initialement les trois bascules sont à zéro). 3. 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐴𝐴 . 𝑄𝑄𝐶𝐶 et les entrées J A et KA (fig.11. Relever les états de sorties 𝑄𝑄𝐵𝐵 . y. 𝑄𝑄𝐶𝐶 𝑒𝑒𝑒𝑒 𝑄𝑄𝐴𝐴 ainsi que leurs chronogrammes dans le cas où: 𝑎𝑎) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐶𝐶 . aux plages de tension suivantes: [0. 𝑑𝑑) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐶𝐶 . 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐵𝐵 . z qui permettront d’établir les différentes liaisons entre les sorties ���� ���� ���� 𝑄𝑄𝐴𝐴 . 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐶𝐶 . Pour cela on prendra trois variables x. 𝑓𝑓) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐵𝐵 . 𝑄𝑄𝐵𝐵 .3.11. 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐶𝐶 . 2) Si les niveaux logiques «0» et «1» correspondent. 𝑄𝑄𝐶𝐶 .). sélectionner un mode de fonctionnement parmi les sept cités ci-dessus. par l’intermédiaire d’un circuit auxiliaire.1s et E=5v.8] et [0.11. combien de temps dureront-ils chacun ? Représenter les niveaux logiques de vc (t).2.2 constitué de trois bascules J-K interconnectées en cascade. 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐶𝐶 . 𝑏𝑏) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐵𝐵 . E]. 𝑔𝑔) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐴𝐴 . 𝑄𝑄𝐵𝐵 . Fig. 18 . 𝑄𝑄 𝐴𝐴 . 𝑒𝑒) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐶𝐶 . 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐵𝐵 . 5) On voudrait. 1) Représenter la courbe vc (t) pour RC=0.11. 3) On donne le circuit de la fig. 𝑐𝑐) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐴𝐴 . 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐴𝐴 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig.8. 0. respectivement. chaque bruit est présent ou absent. l'orgue jouait sans que le rire ne se fasse entendre. b) Donner les expressions simplifiées de JA et KA. c) Représenter le logigramme du circuit auxiliaire. " A chaque minute. "Quant au rire. auquel cas le chant prendra l'état opposé. et que je pouvais le modifier en jouant de l'orgue ou en brûlant de l'encens. obscures mais infaillibles. Exercice N°12. J'ai cependant quelque espoir. sauf si pendant la minute présente. on voudrait utiliser le circuit de la fig.1 en conjonction avec les entrées asynchrones (PRESET et CLEAR) des bascules J-K. Réaliser le câblage et expliquer son occurrence dans le montage. Cher ami. il se fera entendre ou non selon que le chant résonnait ou non (de sorte que le rire imite le chant avec une minute de 19 . si l'encens brûlait. d) Pour éviter l’apparition d’un état indésirable des trois bascules. a) Etablir la table de vérité de J A et KA. Ce que chacun d'eux fera au cours de la minute suivante dépend de la manière de ce qui se passe pendant la minute présente. Elle est pratiquement inhabitable. à la mise sous tension.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Il y a quelque temps. " Le chant conservera le même état (présent ou absent).11. mais je me suis aperçu qu'elle était hantée par deux bruits d'outre-tombe: un chant grivois et un rire sardonique. j'ai acheté cette maison. car l'expérience m'a montré que leur comportement obéissait à certaines lois. retard). le rire fera le contraire de ce que faisait le chant. 00)? Quelles sont les différentes valeurs prises par la fonction de sortie ? c) Dans le cas du diagramme de la fig.2 et 13. est dans l'état stable (B. Quelle sera la combinaison qu'il faudra appliquer à l'entrée du système pour l'amener dans l'état stable (C.3.13. j'entends à la fois le rire et le chant. Soient les tables de transitions des fig. " A la minute où j'écris. a) Représentez les diagrammes des états de chacune d'elle.1. Indiquer les états décrits par le système dans le cas contraire. 13.13. 01). Vous m'obligeriez en m'indiquant à quelles manipulations d'orgue et d'encens je dois me livrer pour rétablir le calme définitivement. si l'encens ne brûlait pas. b) Si nous supposons que le système.13. quels sont les états décrits par le système lorsque les variables d'entrées ont des valeurs logiques identiques. Toutefois.2. Exercice N°13. régit par la table des états de la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.3. Quelle fonction réalise-t-il? 20 . à la structure séquentielle. fig. a) En supposant que le système se trouve dans l'état stable (y0) fig.2.14. 14. Etats futurs Etats de sortie Fig.1.14.14. Soient les diagrammes de transition des fig.14. Quel est l'état d'entrée et l'état de sortie correspondant? Lorsque l'état d'entrée change quels sont les états successifs pris par le système? Va-t-il se stabiliser? b) Supposons que le système se trouve dans l'état stable (5) fig.3.1. Est-il possible de le faire évoluer vers l'état stable (2)? Si oui dites quels sont les états d'entrée qu'il faudra appliquer à son entrée? Partant de l'état initial stable (1.3 Exercice N°14.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. comment peut-on le représenter encore? Combien de variables internes possèdent-ils? c) En supposant que le système se trouve dans l'état stable (6). on applique successivement les états d'entrée suivant: ab: 01→11→10→00→01 →11→01. Quel est l'état d'entrée appliqué? Quels sont les états d'entrée successifs qu'il faudra appliquer au système pour l'amener dans l'état stable (3)? Le diagramme donné est-il sous forme standard? Si oui. Enumérer les différents états pris par le système pour chaque état d'entrée appliqué? 21 .2 et 14.3.13.00). d) Les états 3 et 7 portent le même état d'entrée et le même état de sortie. Soient les tables des états des fig.2 et 15. peut-on dire qu'ils sont équivalents? Même question que pour les états 4 et 10.14.1 Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.3 a) Déterminer les classes de compatibles de chaque table.14. Représenter le diagramme qui en résulte. 22 .2 Exercice N°15. Fig.15. 15.1. b) Quelle sont les classes de compatibles maximales qui décrivent la machine séquentielle ? c) Représenter les nouvelles tables des états obtenues. 1. Exercice N°16.17. 23 .1 ci-dessous représentant une structure synchrone comportant deux bascules "D" interconnectées à la manière indiquée par la figure. Exercice N°17. On donne le circuit de la fig. Soient les tables des états des fig. a) Déterminer les courses critiques et non critiques.2.16. b) Etudier les adjacences des différentes lignes et déterminer les matrices ordonnées de ces différentes tables. c) Déterminer les expressions logiques des fonctions secondaires ainsi que celles des fonctions de sortie.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 16. 𝑌𝑌2 = 𝑥𝑥 + 𝑦𝑦1 + 𝑦𝑦2 . y2. 𝑧𝑧 = 𝑥𝑥𝑦𝑦1 𝑦𝑦2 1) En utilisant des bascules "D" représenter le logigramme de la structure. Exercice N°19. 3) Représenter les chronogrammes de x.17. 4) Dresser la table des transitions et la matrices assignée.1. Y2.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Une structure séquentielle est donnée par ses fonctions internes et de sortie suivantes: 𝑌𝑌1 = 𝑥𝑥⨁𝑦𝑦1 . 2) Représenter 𝑌𝑌1 𝑒𝑒𝑒𝑒 𝑌𝑌2 sur une même table de KARNAUGH. au circuit. Exercice N°18. On voudrait analyser le circuit de la fig. 24 .19. la séquence suivante: x=00111100. 2) Déterminer les expressions logiques des fonctions internes et de sortie. Fig.1 pour cela nous appliquons. Y1. Ck2 et z. En déduire la table des états du système. Ck1. ainsi que le diagramme des états. 1) Dénombrer les différentes variables et fonctions de la structure. y1. 𝐽𝐽2 . 𝐾𝐾1 . 4) Donner alors la table des états de ce circuit. une horloge H. 1) Donner les équations du circuit. 𝐽𝐽1 . 𝑦𝑦1 𝑦𝑦2 𝑒𝑒𝑒𝑒 𝑍𝑍. 𝐽𝐽2 .1. réalise-t-il? 4) Tracer la table des états futurs et de sortie ainsi que le diagramme des états. 𝐾𝐾2 . 3) Quelle fonction. 5) En déduire le graphe des états. possède une sortie S et comportant deux bascules JK.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝐾𝐾1 . ce circuit. 2) Tracer les chronogrammes de 𝑥𝑥 . 2) Donner la table des excitations secondaires de ce circuit.20. 3) En déduire la table des transitions et la table de sortie. 6) Décrire succinctement la fonction de ce circuit (Etat initial : 𝑄𝑄1 𝑄𝑄2 = 00). si l'état initial est 𝑦𝑦 0 = 00. On considère le système séquentiel synchrone défini par le logigramme de la fig. 1) Ecrire les équations logiques de 𝐽𝐽1 . 𝐾𝐾2 𝑒𝑒𝑒𝑒 𝑍𝑍. Ce système est commandé par une entrée » e ». Exercice N°20. 25 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.. Fig. 26 .20. 1. Déterminez les déphasages entre les différents signaux. 5. Donnez le diagramme primitif et la table primitive des phases d'une structure logique qui permet de donner une sortie " S = 1" lorsque la somme des bits valant "1". imposer l'état 5 (101) au compteur en utilisant les entrées asynchrones des bascules.1. capable de générer les chiffres suivants: 5.. à la mise sous tension. 2) Représentez le logigramme à l'aide des bascules J-K puis D. Exercice N°22. dans une séquence d'entrée répétitive de 3 bits est 2. Exercice N°21.. 1. 1) Déterminer le nombre de bascules (J-K ou D) et le bloc combinatoire nécessaire pour obtenir le fonctionnement désiré.. On voudrait concevoir un compteur synchrone. 2. 3. Pouvez-vous proposer une solution? 4) Représentez les chronogrammes des sorties des bascules. 4. 6. 3) On voudrait. utilisant des bascules J-K ou D. des mots de quatre bits – selon un mode répétitif – et qui donne une sortie égale à « 1 ». Exercice N°24: Reconnaissance de caractères.21. Exercice N°25. déphasé de π/3 par rapport à C. On voudrait concevoir un système destiné à reconnaître une séquence donnée de trois bits. Le signal B est.1 27 . 1) Concevoir un circuit séquentiel capable de générer ces différents signaux en respectant les différents déphasages.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. A et B. Considérons les chronogrammes de la fig. par exemple : 101. 2) Représentez le logigramme à l'aide des bascules J-K puis D. Exercice N°23. sur deux canaux. Ou le signal A est déphasé de π/3 par rapport à B. la sortie sera égale à »1 » chaque fois que cette séquence apparaîtra à l’entrée du système. A t B t C t Fig. On voudrait concevoir un système électronique capable de comparer en permanence. également.25. 3) Proposez un circuit capable d'imposer l'état initial (ABC = 100) à la mise sous tension.1. Lorsque les deux mots comparés coïncident. Circuit de filtrage logique. Supposons que l'on effectue un traitement t1 au début d'un signal (s)et un traitement t2 à la fin. la sortie 𝑍𝑍 prend la valeur "0". Pour les éliminer: -Nous échantillonnons le signal avec une période T. Détection des fronts d'un signal. 2) Calculer les fonctions DS (début de signal) et FS (fin de signal) en utilisant des bascules J-K puis D. Quelles remarques faîtes-vous si le signal "z" n'est plus synchronisé? Exercice N°28. plus petite que les signaux utiles les plus brefs et plus grande que les parasites les plus longs. à moins que les conditions ci-dessus ne soient satisfaites. dont on désire connaître le début et la fin. sinon la sortie 𝑍𝑍 demeure égale à "0". Un système séquentiel synchrone à deux entrées 𝑥𝑥1 𝑒𝑒𝑒𝑒 𝑥𝑥2 et une sortie 𝑍𝑍. Chaque fois que 𝑥𝑥2 = 1. Exercice N°27.Pour éviter tout aléa.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Les traitements sont synchrones des horloges du système. tandis que le signal "s" est asynchrone par rapport à ces mêmes horloges . Faîtes la synthèse de la structure séquentielle qui satisfera ces conditions de fonctionnement. puis nous calculons les fonctions DS (début de signal) et FS (fin de signal) sur ce signal synchronisé. 1) Déterminez le graphe des états de la structure filtrante. et seulement si 𝑥𝑥1 = 1 et si la séquence 𝑥𝑥2 = 101 est apparue immédiatement après la dernière fois où 𝑥𝑥1 = 1. 28 . Nous estimons éliminer les parasites en pratiquant un double test: un signal est déclaré stable s'il est identique au moins deux fois de suite. Nous supposons que des parasites perturbent le signal. Exercice N°26. nous synchronisons le signal "s" avec une horloge. La sortie 𝑍𝑍 est égale à "1" si. enregistre les états du signal. Compteur programmable. Ces différents modes de fonctionnement seront obtenus grâce à deux commandes x et y définies par le tableau de la fig.1 29 . Réaliser le logigramme à l'aide de portes logiques. 4) On peut aborder le circuit de filtrage d'une manière un peu plus physique et moins mathématique. et h2 pour l'affichage de Sf.1. 5) Comparer les diverses méthodes entre elles.29. de compter de façon paire et impaire. Proposer une matérialisation du filtrage en utilisant des mémoires mortes. Deux horloges séquencent le système: h1 pour la mémorisation. ensuite à l'aide des bascules J-K puis à l'aide des bascules D. Déduire le schéma. Exercice N°29. de décompter de 7 à 0. 3) Réaliser le logigramme Correspondant.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.29. Une variable Sf (signal S filtré) est mise à "1" s'il y a deux "1" dans le registre à décalage et à "0" s'il y a deux zéro. Un registre à décalage à deux positions. Ecrire les équations logiques. Concevoir un circuit logique capable de compter de 0 à 7. Fig. on appuie sur « n ». Pour les autres cas « n » est son effet sur le système. Une structure de commande à deux entrées (m.1 On désire concevoir un circuit logique électronique fournissant un signal F qui prenne la valeur "1" dès que se ferme pour la première fois le contact de travail S et reprenne la valeur "0" dès que se ferme le contact de repos R. R S F Fig. *Une 1ère impulsion sur « m ». (L restant toujours à 1). Exercice N° 31.30. il arrive fréquemment que les contacts qui se ferment rebondissent deux ou trois fois avant de se fermer définitivement (fig. Pour faire revenir le système à son état initial. Exercice N°30.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.L)est donnée par les conditions de fonctionnement suivantes : Initialement L=1. H =0. L se met à « 0 » puis elle revient à son état initial si « m » est relâché. Inverseur sans rebondissements. 30 . Lorsqu'un relais change d’état. m=0 et n=0.1). L suit les mêmes variations que précédemment. * Une 3ème impulsion sur « m ».n) et deux sorties (H.30. *Une 2ème impulsion sur « m ». H suit les mêmes variations que « m ». 3) Nous shématisons le circuit précédent par le synoptique de la fig. calculer les différents états 3 𝑦𝑦4 futures Y lorsque les variables 𝑥𝑥1 . Réaliser le cablâge. 2) On connecte la sortie Yn à x3 et on renomme cette dernière par yn (fig. A étant la matrice d’état du système). Ecrire la nouvelle équation du circuit ainsi modifié. En déduire la matrice A pour n=4. Exercice N°. 𝑥𝑥5 . 𝑥𝑥3 . En déduire son expression logique.2. On donne le circuit de la fig. a) Ecrire les expressions logiques des sorties Yi ( i variant de 1 à n). Calculer les nouveaux états futurs du systèmes.4.1. 𝑥𝑥3 . d) On remet 𝑥𝑥1 . 31 . 𝑥𝑥5 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 𝑥𝑥7 à « 1 ». Justifier.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. On considère n cellules interconnectées à la manière indiquée par la fig.32. 0 0 c) On considère l’état 𝑦𝑦 0 = � � = 0 0 𝑦𝑦1 𝑦𝑦2 �𝑦𝑦 � . 1) Etablir la table de vérité du circuit. puis mettre les équations sous forme matricielle ( Y=Ay .). 𝑒𝑒𝑒𝑒 𝑥𝑥7 sont toutes à « 0 ». Les états générés par le système sont ils stables ou instables.3 qui constitue la cellule Cn. 2. toute action sur m reste sans effet sur le déplacement du chariot.1.1. Fig.) La mise en route et l'arrêt est obtenue à l'aide d'un bouton poussoir "m". Lorsque la position droite est atteinte le chariot revient à sa position d'origine et s'arrête. à gauche.1. Circuit d’interface Problème N°2: Triage des pièces 32 . Chariot à retour automatique. On demande de faire la synthèse de ce système puis de le matérialiser dans les différentes technologies. Lorsque le chariot a entamé une course partielle. pour aller vers la droite.LO. Problème N°1: Commande d'un chariot à retour automatique Un chariot peut se déplacer suivant un parcourt limité par deux contacts fin de course "g" et "d" (fig. le chariot se détache de sa position d'origine. Fonctionnement: l'ordre de marche ayant été donné (impulsion fugitif sur m).2.1.1.1. AR m AV g d Fig.SE. Pour obtenir un deuxième déplacement il faut réappuyer sur m. PROBLEMES SUR LES SY.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. (Le circuit de puissance est donné par la fig. 1. B et C. qui les orientent au moyen d'une trappe (T) vers deux casiers différents. équipé de trois chronomètres A.2. Chronométrage électronique. Puis réaliser le logigramme en utilisant: a) Des contacts à relais. Faîtes la synthèse de la structure de commande et matérialisée la à l’aide de bascules J-K. (fig. Une impulsion sur "d" du starter déclenche les trois chronomètres. Deux boutons poussoirs "a" et "d" déterminent soit l'apparition soit la disparition d'un signal. Un tapis roulant transporte vers un poste de triage des pièces de 19 et 21 cm de long. Faîtes-en la synthèse. Ces pièces peuvent se présenter dans n'importe quel ordre devant deux cellules photoélectriques. b) des portes logiques. Sur une piste d'athlétisme est placé un système de chronométrage électronique. L'écartement minimal toléré entre chaque pièce est de 3 cm et l'écartement entre les deux cellules est de 21 cm. Problème N°3.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. repérées "A" et "B". Problème N°4. le passage 33 . Commande avec priorité au premier ordre. c) des bascules J-K: d) des bascules D. Le passage du 1ier coureur devant une cellule photoélectrique "p" déclenche "A".). La priorité sera donnée au premier ordre dans le cas d'une commande combinée des boutons poussoirs. Deux boutons poussoirs. Unité de perçage L'unité de perçage (fig. DESCRIPTION DU FONCTIONNEMENT A)Fonctionnement en manuel: Il est destiné à opérer les réglages. -Fonctionnement manuel. Les cycles de fonctionnement sont les suivants: -Arrêt. -Le moteur MO se met en marche et la tête de perçage se déplace vers la gauche libérant le fin de course D. La course reste limitée par les micro-contacts G et D. permettent d'obtenir la translation gauche ou la translation droite. -Parvenu en fin de course avant. g et d.1) d'une machine de transfert est déplacée longitudinalement à l'aide d'une vis et d'un moteur MO à deux sens de rotation (le circuit de puissance du moteur à deux sens de rotation est donné par la (fig. arrive en position et agit sur le micro-contact M. B) Fonctionnement en cycle automatique: Dès la mise en service la broche se met en rotation et le cycle est le suivant: -Une pièce P à percer. serrée dans un montage. le micro-contact G est actionné il en résulte l'arrêt de la translation avant et le début de la translation arrière commence. L'action sur M est exclue au cours du réglage. Faîtes la synthèse de la structure de commande. Problème N°5. du 2ième déclenche B et le passage du 3ième déclenche C. L'action sur les butés G et D est indiquée par deux lampes de signalisation LG et LD. 34 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.2)) par l'intermédiaire d'un réducteur de vitesse à roue dentée. La course est limitée par des contacts fin de course G et D.5. -fonctionnement en cycle automatique.5. Problème 6. un signal sonore retentit (Buzzer) et un voyant lumineux s’allume au dessus de lui. Faîtes la synthèse du système et matérialiser le dans les différentes technologies. c’est le joueur A qui a été le plus rapide. -la mise en place d'une nouvelle pièce déclenche un nouveau cycle.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. On désire réaliser le système électronique qui permet de déterminer quel est le joueur le plus rapide pour répondre à une question d’un jeu télévisé. le cycle est terminé.6. le fin de course D est actionné et le mouvement est arrêté. Sur le dessin ci-dessus.1 Conditions de fonctionnement : Dès qu’un joueur pense avoir la bonne réponse. A ce moment là. JOUEUR A JOUEUR B JOUEUR C Fig. Plus personne ne peut appuyer et le système est bloqué tant que l’animateur n’a pas validé ou non sa réponse par l’action sur un bouton poussoir RAZ. Le joueur le plus rapide (Fig. en bout de course arrière. 35 . -La pièce P est libérée.6.1). L’appui sur le bouton poussoir peut être fugitif. -Le fin de course G est libéré et. il appuie sur le bouton poussoir placé devant lui. qui disparaît avec S. le compteur s'arrête et son contenu (en binaire) correspondant à la touche enfoncée est présenté aux trois registres R1. 1) Déterminez la structure S. 2) Si la partie compteur-décodeur-clavier utilise un compteur décimal. d'un compteur-décodeur et de trois registres R1.C.) qui génère un niveau actif sur L1. Ce signal est envoyé à la structure (S. Lorsque la touche. Problème N°7. En même temps un niveau HAUT apparaît en S.7. est relâchée S revient à zéro. Si une deuxième touche est enfoncée la procédure précédente est répétée mais relative au registre suivant (soit R2). un décodeur décimal et une horloge. constitué d'un clavier. permettant à R1 de charger les informations présentes à ses entrées.1 représente un système de codeur de clavier.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. précédemment enfoncée. R2 et R3. Fonctionnement: Chaque fois qu'une touche du clavier est enfoncée.C. La troisième touche validera R3 et le cycle se répète si une quatrième touche est enfoncée. Codeur de clavier. R2 et R3 . La fig. pouvez-vous proposer un schéma de câblage du compteur avec le décodeur et ce dernier avec le clavier? 36 . Représentez le logigramme de la structure de commande dans les différentes technologies. La commande en translation du vérin est obtenue par les commandes droite "D" et gauche "G". On demande le schéma fonctionnel. à partir des signaux délivrés par les transformateurs d'obtenir des signaux logiques I et V qui seront appliqués à la structure de commande (S.C. 37 . Problème N°8. Un circuit de mise en forme (C. le graphe de transfert. déplacer de la gauche vers la droite puis de la droite vers la gauche la tige d'un vérin pneumatique (fig. La position de la tige du vérin est repérée grâce à deux contacts de fin de course "g" et "d". en appuyant de manière fugitive.) équipé d'un distributeur électromagnétique.).C. ordonnée et assignée.1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. est sans effet sur le fonctionnement du système.) et d'un transformateur de tension (T.9. On se propose de concevoir un système de commande qui permet de détecter le déphasage entre la tension et le courant d'un réseau électriques fig.T.8. pendant l'aller et retour de la tige du vérin. sur un bouton poussoir de mise en marche "m".M. Le courant et la tension sont détectés respectivement à l'aide d'un transformateur de courant (T. On désire. les matrices primitive.). Toute manipulation du bouton poussoir "m". Commande d'un vérin à double effet.1. Compensation inductive et capacitive d'un réseau triphasé.F) permet. Problème N° 9. La tige du vérin est initialement immobile et positionnée en "g". Equipement de signalisation. Faîtes la synthèse de la structure de commande permettant de satisfaire ces conditions de fonctionnement. 38 . (Cette opération s'appelle "acquittement"). Un système de signalisation de défaut doit réaliser les fonctions suivantes: . Dans les autres cas (court-circuit.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. déclenche une signalisation sonore et optique (Klaxon et feu clignotant). -La disparition du défaut entraîne l'extinction de la lampe à feu fixe. Problème N° 10. -A l'aide d'un bouton poussoir il est possible d'arrêter le Klaxon et de faire passer la lampe de signalisation de l'état "feu clignotant" à l'état "feu fixe".L'apparition d'un défaut. déphasage nul) un Klaxon K retentit. même fugitif. une lampe Lc s'allume et reste allumée tant que le décalage persiste. Fonctionnement: Lorsque le déphasage entre I et V est positif (le courant est en arrière sur la tension: circuit inductif) une lampe Li s'allume et reste allumée tant que le déphasage reste positif. Si le déphasage entre I et V est négatif (le courant est en avance sur la tension: circuit capacitif). circuit ouvert. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Hypothèse: Nous désignerons D (relais de déclenchement), A (bouton acquittement), K (Klaxon), Lc (lampe clignotante) et Lf (lampe à feu fixe). On demande de faire la synthèse de la structure de commande puis la matérialiser à l'aide de contacts à relais, ensuite à l'aide de bascules J-K. Problème N°11. Commande d'une machine à programme fixe Une machine à programme fixe est une machine à répéter, dans un ordre immuable, les mêmes opérations. La Fig.11.1 représente une machine outil permettant de faire décrire à la pointe de l'outil (A) un cycle carré Fig.11.2. Le processus mécanique est constitué: --D'une semelle C3 fixe comportant deux micro-contacts g et d. --D'un chariot C2 dont le déplacement horizontal est commandé par un moteur M2. Ce chariot est muni de deux micro-contacts h et d. --D'un chariot C1 dont le déplacement le long d'une glissière verticale est commandé par un moteur M1. Faîtes la synthèse de ce système à l'aide de bascules J-K. Fonctionnement : On appuie sur le bouton marche « m ». L’outil « A » décrit le cycle indiqué par la fig.11.2 puis s’arrête. Pour obtenir un deuxième cycle, on réappuie sur « m », et ainsi de suite pour un troisième et quatrième cycle. 39 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Problème N°12. Commande par bouton poussoir et came. Un ensemble moteur réducteur entraîne une came en rotation. Celle-ci comporte une encoche où se loge le galet de commande d'un contact "c" en position d'arrêt. Fonctionnement: *Cycle 1: On appuie sur m le temps nécessaire pour que le contact "c" soit actionné par la rotation de la came, entraînée par le moteur réducteur; la came fait un tour (sens avant) puis s'arrête "c" tombe dans l'encoche. *Cycle 2: On appuie sur "m" pendant un temps très court (impulsion); le moteur M démarre, mais "c" n'a pas le temps d'être actionné alors que l'action sur "m" a déjà cessé. La came fait un tour, dans le sens avant, puis s'arrête. *Cycle 3: On appuie sur "m" comme précédemment; la came fait un tour dans un sens. Lorsque "c" retombe dans son logement, il y a inversion du sens de rotation de la came qui revient à sa position initiale et s'arrête. *Cycle 4: Même fonctionnement qu'en cycle 2, mais en envisage le cas où le bouton "m" reste enclenché, la came doit tout de même s'arrêter après un tour. Pour qu'un nouveau cycle soit possible "m" doit être relâché au préalable. Problème N°13. Détecteur de priorité. Trois défauts a, b et c peuvent apparaître dans un ordre quelconque. On désire connaître cet ordre au moyen de 9 voyants. Faîtes la synthèse de la structure de commande et représenter son logigramme à l'aide: a) de contacts à relais. b) à l'aide de portes logiques fondamentales. c) à l'aide de bascules D. 40 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Problème 14. Déplacement d'un chariot (Fig.14.1) Réaliser le système logique qui permet de déplacer un chariot de la manière suivante: Suite à une action sur le bouton poussoir de mise en marche « m », ce chariot effectue le trajet A-B-C-D et s`arrête. H et B sont les commandes tout ou rien du moteur qui est associé au déplacement vertical. G et D sont les commandes tout ou rien du moteur qui est associé au déplacement latéral. h et b sont les capteurs de position haute et basse situés sur le chariot. g et d sont les capteurs de position gauche et droite situés sur le chariot. C Fig.14.1 B D A Problème 15. Portail de garage. Ce problème consiste à étudier un système séquentiel relatif à l’ouverture et la fermeture d’une porte de garage. Le principe de fonctionnement est le suivant: Quand l’automobiliste arrive devant le garage, il actionne sa télécommande. Un moteur actionne le système d’ouverture du portail. Le portail 41 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. s’ouvre. Arrivé en butée, un contact est actionné et ordonne l’arrêt du mouvement d’ouverture. Le portail reste ouvert jusqu’à un nouvel appui sur le bouton de la télécommande qui va entraîner la fermeture du portail (rotation du moteur dans l’autre sens). Arrivé en butée, un autre contact est actionné et ordonne l’arrêt du mouvement de fermeture. Faîtes la synthèse de ce système. Problème 16. Commande d’une machine La commande d’une machine se fait par deux boutons : un bouton marche et un bouton arrêt (M et A). Pour la mise en marche de cette machine, les conditions suivantes de sécurité sont exigées: - la machine se met en marche uniquement lorsqu’on part d’un état où les boutons Marche et Arrêt sont levés et qu’on appuie sur le bouton Marche: - Si ensuite on relâche le bouton Marche, la machine doit continuer à fonctionner: - Dans tous les autres cas, elle doit rester arrêtée. Par exemple: a) Si les deux boutons Marche et Arrêt sont enfoncés, la machine ne doit pas fonctionner et si on relâche le bouton Arrêt, elle doit rester au repos. b)Si la machine fonctionne et qu’on appuie sur le bouton Arrêt, elle doit s’arrêter, même si le bouton Marche est encore pressé. On suppose que l’on ne peut pas modifier simultanément les deux entrées M et A. Problème 17. Contrôle des feeders. Une sous station comporte différents disjoncteurs de départ commandés chacun par un déclencheur. Le fonctionnement du déclencheur détermine d’une part l’ouverture du disjoncteur, d’autre part l’apparition d’un signal sonore (klaxon). 42 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Le personnel de surveillance peut, avec un bouton dit d’acquittement, arrêter d’une part le klaxon, d’autre part mettre en mémoire le déclenchement (lampe de signalisation rouge). La disparition du défaut amène l’extinction de la lampe rouge et allume la lampe jaune. Il est possible, alors, de réenclencher le disjoncteur puis éteindre la lampe jaune avec un bouton dit d’effacement. On demande de faire la synthèse de ce problème afin de déterminer la structure de commande capable de satisfaire ces conditions de fonctionnement. Problème 18. Corrélateur de mots. Faîtes la synthèse d'une structure de commande qui compare en permanence, sur deux canaux A et B, des mots de 4 bits, selon un mode répétitif et qui donne une sortie égal à "1" lorsque les deux mots comparés coïncident. Problème N°.19. Affichage multiplexé. La fig.19.1 représente un système d'affichage multiplexé à 4 digits (A, B, C, D). La structure S.C. permet de commander le multiplexeur à 4 entrées de 4 bits chacune ainsi que les 4 afficheurs (A', B', C', D'), à anode commune, par l'intermédiaire de quatre transistors T1,T2,T3,T4. Fig.19.1. 43 Chaque lampe est aussi munie d’un bouton poussoir. puis la matérialiser à l'aide de bascule J-K. Il en est de même pour une pression sur l’autre. l'afficheur A' est alimenté par l'intermédiaire de T1 pendant 1ms. permet. que nous désignerons par « c ».C. On demande de déterminer la structure S. Une chambre à coucher contient deux lits équipés chacun d’une lampe de chevet (fig. Nous désignerons les lampes par B et C. Fonctionnement: Lorsque l'entrée A du mux est sélectionnée par l'adresse S0.20. Problème 20. Fig. On désire que des pressions simultanées sur deux des boutons. et le processus se répète indéfiniment. Commande de lampes de chevet.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. A proximité de la porte un bouton poussoir que nous désignerons par « a ». vis-à-vis de la lampe C. l’éteint si elle est allumée. Commande de lampes de chevet 44 . puis C et C' et enfin D et D’. par une pression du doigt. Puis c'est l'entrée B qui est sélectionnée par l'adresse S1 et l'afficheur B' est alimenté par T2. Une pression sur celui que nous désignerons par « b » allume la lampe B si elle éteinte. ou trois .1.20. Déterminer la structure de commande et matérialiser la à l’aide de bascules J-K. est interdit. d’allumer les deux lampes si elles sont éteintes toutes les deux et de tout éteindre si l’une ou l’autre ou les deux sont allumées. pendant le même temps.1). en fait temporelles.22. Pour ce faire on doit attaquer les enroulements du moteur par quatre signaux D. Fonctionnement : On dispose de trois boutons poussoirs d. puisqu’elles consistent à manipuler deux boutons « a » et « b ». B et A dont les chronogrammes sont donnés par la fig. Lorsque « d » est appuyé. On désire commander l’ouverture et la fermeture d’une serrure au moyen de combinaisons secrètes.22.1 est générée et le moteur tourne dans le sens direct à la vitesse de 20 tours par seconde. Ces combinaisons sont. C. Problème 22. Serrure électronique. i et m.22. la séquence indiquée par la fig.GESTION DU MOUVEMENT D’UN MOTEUR PAS A PAS UNIPOLAIRE On désire faire la synthèse d’une structure de commande permettant de faire tourner un moteur unipolaire dans les deux sens.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Le moteur s’arrête 45 . Problème 21. A partir de la position a et b relâchés la séquence suivante amène l’ouverture de la serrure : Ab : 00 10 11 10 00 S= 0 0 0 0 1 Pour toutes autres séquences la serrure reste ouverte. ck D t C t B t A t Fig.1. Faîtes la synthèse du système.. le circuit d’interface entre le moteur et la structure de commande. Le bouton « m » permet d’effectuer un tour complet au moteur chaque fois qu’il est appuyé. Le mouvement est arrêté lorsque « i » est relâché. également. Pour le faire tourner dans le sens inverse. Ce mouvement est effectué à la vitesse de 40 tours par seconde. on appuie sur le bouton « i » et la séquence précédente est générée dans le sens inverse. lorsque d est relâché. Etudier. 46 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. SOLUTIONS DES EXERCICES Exercice N°1.1).Une fonction de sortie "S". En analysant les différentes équations.1. à l'aide d'opérateurs fondamentaux (fig. 𝑆𝑆 = 𝑎𝑎𝑎𝑎 1) Dénombrement des différentes variables et fonctions de la structure.Une variable d'entrée "a". Etant donné la structure séquentielle suivante: 𝑋𝑋 = 𝑎𝑎�(𝑥𝑥 + 𝑦𝑦) + 𝑥𝑥𝑧𝑧̅. à l'aide de contacts (fig. il est facile de remarquer que ce système possède: . 47 . 𝑌𝑌 = 𝑎𝑎�𝑦𝑦 + 𝑎𝑎𝑥𝑥̅ 𝑧𝑧 ̅.1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. . .2).Deux variables internes "x" et "y".Deux fonctions secondaires "X" et "Y". 2) Logigramme. 𝑍𝑍 = 𝑎𝑎𝑎𝑎 + 𝑎𝑎𝑥𝑥̅ 𝑦𝑦. . 3) Supposons que: 𝑎𝑎 = 𝑥𝑥 = 𝑦𝑦 = 𝑧𝑧 = 𝑋𝑋 = 𝑌𝑌 = 𝑍𝑍 = 𝑆𝑆 = 0.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Le système est dans un état stable et y restera tant que l'état d'entrée n'a pas changé. Pour faciliter cette procédure nous allons disposer nos résultats à la manière indiquée par la fig. Pour représenter les chronogrammes de la structure donnée.3. nous allons déterminer.1.3 48 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 1 1 0 0 1 0 0 0 0 1 0 1 0 0 2 0 1 1 1 3 0 0 1 1 4 0 0 1 1 5 .1. L'état initial. numéroté 1(2ème colonne). correspond à toutes la variables nulles (entrées et sortie). pour chaque état (d'entrée et interne) présent l'état futur et de sortie correspondant. a x y z 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 1 1 0 0 1 X Y Z S état 0 0 0 0 1 0 1 0 0 2 0 1 1 1 3 0 0 1 1 4 0 0 1 1 5 0 0 0 1 0 0 0 0 6 Fig. Fig. Comme cet état est un état transitoire le système va continuer à évoluer vers l'état 4 puis vers l'état 5 où il se stabilisera (l'état interne présent est identique à l'état interne futur: xyz=001.3. On dénombre deux états stables 1 et 5. l'état interne aussi.4.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. la fonction secondaire Y passe à "1». et le système évolue vers l'état transitoire 2 (car l'état interne présent est différent de l'état interne futur: xyz=000. par conséquent.4 49 . Les chronogrammes sont reproduits sur la fig.1.1. On change l'état d'entrée (la variable "a" passe de "0" à "1». En remettant "a" à "0" le système évolue vers "6" puis vers l'état initial "1" et le cycle recommencera si on appuie une deuxième fois sur "a". Dans l'état 3 la fonction interne « Y » a changé ainsi que la sortie S. ils sont en gras sur la fig. XYZ=001). Ceci fait évoluer le système vers l'état 3 (qui est un état instable pour les mêmes raisons que ceux de l'état 2). Dans cet état le système ne durera que le temps d'action de Y sur y. colonne 3).La variable interne "y" ayant changé. XYZ=010).1. L'extraction de leur expression logique est immédiate: � + 𝑸𝑸)𝑺𝑺 + 𝑹𝑹 � 𝑸𝑸 𝑳𝑳 = 𝑸𝑸+ = (𝑹𝑹 S R Q R Q+ Q+ R S Q L L Fig. alimentée par deux chemins parallèles (𝑆𝑆 − 𝑅𝑅� 𝑜𝑜𝑜𝑜 𝑅𝑅� − 𝑄𝑄 ).2. Soit on appuie sur "S" en premier.1 2) Nous allons supposer que: 𝑆𝑆 = 𝑅𝑅 = 𝑄𝑄 = 0. En relachant "R" la bobine n'est plus alimentée par les chemins (𝑆𝑆 − 𝑅𝑅� 𝑜𝑜𝑜𝑜 𝑅𝑅� − 𝑄𝑄 ) car "S" et"Q" sont ouverts. En ouvrant "S". peut être réalisé de deux manières. Lorsque S = 1.2). 50 . l'appuie sur "R" n'a aucun effet sur 𝑄𝑄+ car elle est alimentée par le chemin 𝑆𝑆 − 𝑄𝑄 (fig. sa sortie vaut "1" donc 𝑄𝑄+ = 1. Il y a maintient de l'état "1". Il est plus aisé de voir la mise à "1" de 𝑄𝑄+ sur le circuit à contact de la fig.alors.3).2. • Si on appuie sur "S" en premier alors 𝑄𝑄+ = 1 (fig. 𝑄𝑄+ = 1 entraîne 𝑄𝑄 = 1.2. soit sur "R". La porte "OU" de sortie ayant une de ses entrées à "1".2. Appliquons la séquence : 𝑆𝑆𝑆𝑆 = 00 − 10 − 00 − 01 − 00 au circuit. 3) Voyons maintenant le cas ou S=R=1. 𝑄𝑄+ est toujours alimentée par le chemin 𝑅𝑅� − 𝑄𝑄. L'obtention de la combinaison S=R=1. Ensuite.1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. il est facile de constater qu'il n y a qu'une seule fonction interne(Q) et une seule fonction de sortie (L) et de plus elles sont égales. Exercice N°2. L'appui sur "R" provoque la rupture de l'alimentation de la bobine et 𝑄𝑄+ = 0 entraîne 𝑄𝑄 = 0. 1) En se référent à la fig. La sortie de la porte "ET" qui reçoit "S" se met à "1" (puisque sa deuxième entrée est à "1" car elle vaut 𝑅𝑅� + 𝑄𝑄 = 0� + 0 = 1 + 0 = 1).1. La bobine est . En fermant "S" la bobine 𝑄𝑄+ est alimentée à travers le chemin 𝑆𝑆 − 𝑅𝑅� .2. 2. Q+ L Fig. alors 𝑸𝑸+ = 𝑸𝑸 Exercice N°. 51 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.2.1.2. Q R Q+ R S S Q Q R R L Q Fig. l'appuie sur "S" n'a aucun effet sur 𝑄𝑄+ car les chemins qui alimentent la bobine sont coupés (fig.4.3.2. • Si on appuie sur "R" en premier alors 𝑄𝑄+ = 0 (fig. Ensuite.3.5). Soit le logigramme d'une structure séquentielle à mémoire implicite de la FIG.5 En conclusion: Lorsque S=R=1.4). Ce sont les états codés "00" et "01". En effet: 𝑋𝑋 = 𝑦𝑦(������ 𝑎𝑎⨁𝑥𝑥 ). deux états stables. "11" et "10". Ceci nous conduit à la tables des états de la fig. 1) Expressions logiques des fonctions secondaires et de sortie. Pour obtenir la table des états.3 et sa transcription sous forme de diagramme des états nous amène à la fig.4. par 1. 52 .3.2. 3 et 4 les états codés "00". Il apparaît. 2. 𝑌𝑌 = 𝑥𝑥̅ 𝑦𝑦 + 𝑎𝑎𝑦𝑦� . leurs expressions peuvent être tirées directement du schéma.3. nous allons désigner.3. respectivement. sur cette table des états assignées. "01". D'après le logigramme on dénombre deux fonctions secondaires X et Y (deux contres réactions) et une fonction de sortie S.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑆𝑆 = 𝑎𝑎𝑎𝑎𝑎𝑎 La représentation des ces trois fonctions sur une même table de KARNAUGH est donnée par la fig. Etant donné le circuit de la fig.1 représentant deux bascule "D" interconnectées entre elles en cascade. Et.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.4. Ceci est pratiquement impossible. Mais dans cet état de figure les séquences. 53 .. la sortie "S" se met à "1" pendant la transition de l'état 3 vers l'état 4. ayant un nombre de "0" illimité entre deux "1". 2°) La variable "a" doit passer à la valeur "1". ceci ne peut être réalisé que si: 1°) Le système est dans l'état transitoire 3. Exercice N°.3. lorsque la séquence 101 apparait. Et.4. En effet. Remarque: la simulation de ce circuit asynchrone ou sa réalisation pratique ne donne aucun résultat favorable car. Lorsque le système atteint l'état transitoire 3 il doit trouver la variable "a" à l'état "1" sinon il évoluera vers l'état stable "1" puisque "a=0".0001) seront détectées et la sortie se met à "1". ceci est irréalisable car on ne peut pas prévoir à quel moment le système va atteindre l'état instable 3. (10000…. Ce système asynchrone ne peut convenir à la détection de la séquence imposée. On peut penser rendre l'état 3 stable (c'est-à-dire lorsque "a=0" le système n'évoluera pas vers l'état stable 1 fig. Le seul moyen d'y parvenir est de le rendre synchrone (voir plus loin la synthèse d'un tel système).5). Pr2 . les sorties des bascules sont à "0" quelque soit l'état de Ck. Elles sont actives au front montant car chacune d'elle ne possède pas de petit cercle. Nous supposerons que l'état initial est 𝑄𝑄1 𝑄𝑄2 = 00. 𝐷𝐷𝐷𝐷 𝑒𝑒𝑒𝑒 𝐹𝐹𝐹𝐹 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Il en est de même pour les sorties "FS" et "DS". Commentaires: Lorsque l'entrée "D1 est à "0". 𝑄𝑄2 . Clr1 et Clr2 sont les entrées asynchrones des bascules "D". 𝐷𝐷𝐷𝐷 𝑒𝑒𝑒𝑒 𝐹𝐹𝐹𝐹.4. 𝑄𝑄1 . Dans le montage proposé. comme c'est indiqué par les hypothèses. 𝑄𝑄1 . la sortie "DS" se met à "1" pendant le premier et le deuxième front montant de l'impulsion d'horloge puis revient à "0" et y demeure 54 . ensuite nous commenterons les résultats obtenus. elles sont désactivées. La fig. 1) Les entrées Ck1 et Ck2 sont les entrées de commande Horloge.2 montre les fluctuations des différentes variables et fonctions. 𝑄𝑄2 . Pr1. Elles sont actives au niveau "Bas". Nous allons tracer les chronogrammes des variables 𝐷𝐷1 . Lorsque "D1" apparaît (passe de "0" à "1"). 2) Chronogrammes 𝐷𝐷1 . 𝐶𝐶𝐶𝐶𝐶𝐶2 . la sortie "FS" se met à "1" pendant les deux fronts montants suivants de Ck puis revient à "0" et y demeure quelque soit Ck. 1) Nous allons considérer que Ck1 est attaquée par un signal en avance sur Ck2 d'un angle ∅. Soient les bascules J-K de la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Les chronogrammes de 𝐶𝐶𝐶𝐶1. Ce petit montage peut être utilisé comme détecteur de fronts d'une impulsion.5. Lorsque "D1" disparaît (passage de "1" à "0"). 𝐽𝐽2 .1 interconnectées à la manière indiquées par le schéma où les entrées horloges sont attaquées par des signaux déphasés de ∅. 𝐶𝐶𝐶𝐶𝐶𝐶1 . 𝐽𝐽1 . Exercice N°5. quelque soit Ck. 𝑄𝑄1 𝑒𝑒𝑒𝑒 𝑄𝑄2 sont donnés par la fig.5. 𝐶𝐶𝐶𝐶2. 55 .2. 𝑄𝑄1 𝑒𝑒𝑒𝑒 𝑄𝑄2 sont donnés par la fig. 𝐶𝐶𝐶𝐶𝐶𝐶1 . Les chronogrammes de 𝐶𝐶𝐶𝐶1. 𝐶𝐶𝐶𝐶𝐶𝐶1 . d'après les trois chronogrammes. 𝐽𝐽2 . 2) Nous allons considérer que Ck1 est attaquée. 𝐶𝐶𝐶𝐶2. maintenant.4. Commentaires: On remarque. 𝑄𝑄1𝑒𝑒𝑡𝑡 𝑄𝑄2 sont donnés par la fig.5. que: 56 . 𝐽𝐽2 .5. Les chronogrammes de 𝐶𝐶𝐶𝐶1. 𝐶𝐶𝐶𝐶𝐶𝐶2 . 𝐶𝐶𝐶𝐶2. 𝐽𝐽1 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.3. 3) Dans le cas où Ck1 et Ck2 sont en phase. 𝐶𝐶𝐶𝐶𝐶𝐶2 . par un signal en retard sur Ck2 d'un angle ∅. 𝐽𝐽1 . pièce tournante. avec l'état initial 𝑄𝑄𝐶𝐶 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐴𝐴 = 0.2.1 représentant des bascules "D" connectées en cascade. par exemple. la sortie Q2 génère des impulsions dont la durée active est égale à "∅". 57 . Exercice N°6. la sortie Q1 génère des impulsions dont la durée active est égale à "∅". etc. de sens de rotation d'un élément tournant tel que: moteur.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Les chronogrammes des sorties (𝑄𝑄𝐶𝐶 𝑄𝑄�𝐵𝐵 𝑄𝑄𝐴𝐴 sont données par la fig. • Lorsque Ck1 est en avance sur Ck2. Pour ne pas surcharger le schéma la liaison de Preset et Clear à Vcc a été volontairement omise). 1) Les entrées asynchrones Preset et Clear sont désactivées (c'est-à-dire quelles sont à +5 Volts.6. • Lorsque Ck1 est en retard sur Ck2. Dans ces conditions les bascules "D" vont recopier leurs entrées à chaque front descendant de Ck (présence du petit cercle). les deux sorties sont à "0". • Lorsque Ck1 est Ck2 sont en phase. Ce circuit peut trouver une application dans la détection. Etant donné le circuit de la fig.6. 6. 5. 2.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.3. 2. Les équivalents décimaux des nombres binaires (𝑄𝑄𝐶𝐶 𝑄𝑄�𝐵𝐵 𝑄𝑄𝐴𝐴 ) obtenus sont:2. Elle génère une séquence de six états de façon périodique. Et. 58 . ceci ne peut se faire que par des circuits "R-C" connectés aux entrées asynchrones Preset et Clear comme l'indique la fig. 3. 2) Pour générer la séquence: 5. C'est une séquence pseudo-aléatoire. l'état 5(101).6. Pour ce faire on doit imposer. etc. C'est-à-dire mettre les bascules "C". à la mise sous tension du circuit. 4. 6. 3. 5. 1. Il suffit que l'état initial par lequel le système doit commencer est le chiffre 5. 1. 4. "B" et "A" à "1". Les trois bascules. Q2 à chaque front descendant de Q1 et Q3 à chaque front descendant de Q2. changent d'état à chaque front descendant de l'entrée horloge. 1) Les chronogrammes des sorties Q1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. ayant leurs entrées synchrones (J et k) à "1". dans ce cas particuliers. Q2 et Q3 sont donnés par la fig. Exercice N°7. sont donnés par la fig.7.1 représente celui d'un générateur de séquence asynchrone.2.6. Le circuit de la fig. 59 . Les chronogrammes. Q1 changent d'état à chaque front descendant de Ck. Le déphasage entre ces trois signaux est de 2𝜋𝜋/3 (120°).7.4. 7.7. Le circuit de la fig. Ce qui veut dire que toutes les bascules vont réagir au front descendant de ck en même temps. Horloge Départ 1 2 3 4 5 6 7 8 Etats des sorties après l’impulsion d’Horloge Q3 Q 2 Q1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 Valeur en décimale 0 1 2 3 4 5 6 7 0 Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Il est facile de constater que ce circuit réalise la fonction d'un compteur octal. 2) Les différents états des sorties peuvent être représentés sur un tableau comme l'indique la fig. 60 . Bien sûr l'état de leur sortie dépend des valeurs appliquées à leurs entrées synchrones J-K.8.1 est celui d'un générateur de séquence synchrone car toutes les bascules sont attaquées par la même horloge.3 Exercice N°8.3. Q3 changent d'état lorsque Q1=Q2=1 et Ck passe de "1" à "0". la bascule Q1 changent d'état à chaque front descendant de Ck. Horloge Départ 1 2 3 4 5 6 7 8 Etats des sorties après l’impulsion d’Horloge Q3 Q 2 Q1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 Fig.8.3 61 Valeur en décimale 0 1 2 3 4 5 6 7 0 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Q2 changent d'état lorsque Q1 est à "1" et Ck passe de "1" à "0". 1) Les chronogrammes de ce circuit sont donnés par la fig.8.8.3. 2) Les différents états des sorties sont représentés sur le tableau de la fig.2. 𝑦𝑦1 + 0. Soit le registre à décalage de la fig. 𝑦𝑦1 + 1. 𝑦𝑦0 + 1. Les équations ci-dessus peuvent se mettre sous la forme: 𝑌𝑌0 = 0. 𝑦𝑦2 𝑌𝑌1 = 1. Clk d0 y0 d1 y1 d2 y2 Fig.9. On a pour les trois bascules les trois équations suivantes: 𝑌𝑌0 = 𝑑𝑑0 = 𝑦𝑦1 + 𝑦𝑦2 . 𝑌𝑌1 = 𝑑𝑑1 = 𝑦𝑦0 𝑌𝑌2 = 𝑑𝑑2 = 𝑦𝑦1 2°) Ecriture matricielle des équations précédentes.1 1°) Equations des états futurs Yi en fonctions des états présents yi. 𝑦𝑦2 Que l’on peut écrire. 𝑦𝑦0 + 0.1. 𝑦𝑦1 + 0.9. 𝑦𝑦2 𝑌𝑌2 = 0. également. ici le signe "+" représente la somme modulo 2.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. sous forme matricielle suivante: 𝑌𝑌0 0 1 �𝑌𝑌1 � = �1 0 𝑌𝑌2 0 1 1 𝑦𝑦0 0� �𝑦𝑦1 � 0 𝑦𝑦2 62 . 𝑦𝑦0 + 1. Ce circuit est un compteur octal Exercice N°9. . . La relation précédente signifie tout simplement que: Pour déterminer l'état futur du registre. Et à la nième impulsion l'état du registre est: 𝒀𝒀𝒏𝒏 = 𝑻𝑻𝒏𝒏 . 𝒀𝒀𝟐𝟐 = 𝑻𝑻. puis évaluer: 𝒀𝒀𝟔𝟔 = 𝑻𝑻𝟔𝟔. 𝒚𝒚𝟎𝟎 Calculons 𝑻𝑻𝟔𝟔 : 0 𝑇𝑇 2 = �1 0 1 0 1 1 0 1 0� �1 0 0 0 1 1 1 1 0� = �0 1 0 1 0 0 1� 0 1 � = 1 0 1 1 1 1 1 1 0� �1 1 1 0 1 1 0 1 � � 0 = 0 0 1 1 0 0 1� 1 1 𝑇𝑇 3 = �0 1 𝑇𝑇 6 1 1 0 0 0 1 1� �1 0 0 0 1 Evaluons 𝒀𝒀𝟔𝟔 : 0 𝒀𝒀𝟔𝟔 = �0 1 1 0 0 1 1 1 0� = �1 1 0 0 1 0 0 0 1� �0� = �1� 1 1 1 1 0� 1 63 . alors les états successifs du registre à chaque impulsion d'horloge sont les suivants: 𝒀𝒀𝟏𝟏 = 𝑻𝑻. 𝒀𝒀𝟒𝟒 = 𝑻𝑻𝟒𝟒 . 𝒚𝒚𝟎𝟎 Pour connaître l'état du registre à la sixième impulsion. 𝒚𝒚𝟎𝟎 . 𝒀𝒀 l'état futur du registre et 𝒚𝒚 son état présent. 𝒚𝒚𝟏𝟏 = 𝑻𝑻𝟐𝟐 . 𝒚𝒚𝟎𝟎 . 𝒚𝒚𝟎𝟎 . 𝒀𝒀𝟑𝟑 = 𝑻𝑻𝟑𝟑. il faut calculer 𝒀𝒀𝟔𝟔 . .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝒚𝒚𝟎𝟎 .. il faut multiplier son état présent par sa matrice caractéristique. 3°) Supposons que 𝑦𝑦 0 = [𝑦𝑦0 𝑦𝑦1 𝑦𝑦2 ]T est l'état initial du registre. 𝒚𝒚 𝑻𝑻 représente la matrice caractéristique du registre. si l'état initial 𝑦𝑦 0 = [0 0 T 1] . Ou sous forme contractée suivante: 𝒀𝒀 = 𝑻𝑻. 𝑖𝑖 𝑌𝑌1 = 𝑑𝑑1 = 𝑦𝑦0 = 𝟏𝟏.10. en effet 1⊕1=1+1=0 implique: 1 = -1 Exercice N°10. On a pour les trois bascules les trois équations suivantes: 𝑌𝑌0 = 𝑑𝑑0 = 𝑦𝑦1 + 𝑦𝑦2 + 𝑖𝑖 = 𝟎𝟎. Codeur numérique Soit le circuit de la fig. 𝑦𝑦0 + 𝟏𝟏. 𝑦𝑦2 + 𝟎𝟎. 𝑦𝑦2 + 𝟎𝟎. 𝑦𝑦1 + 𝟎𝟎. 4°) Calcul du polynôme caractéristique: F(x) = det[T-xI]. 𝑦𝑦1 + 𝟏𝟏. 𝑦𝑦0 + 𝟎𝟎. Ce qui veut dire que la bascule 𝑦𝑦0 est à "0" les deux autres sont à "1". 𝑦𝑦0 + 𝟏𝟏.1 représentant un codeur numérique constitué de trois bascules "D". 𝑦𝑦1 + 𝟎𝟎. 𝑖𝑖 64 . 0 1 1 1 0 0 0 1 1 𝑥𝑥 ( ) � � �� � � 𝐹𝐹 𝑥𝑥 = 𝑑𝑑𝑑𝑑𝑑𝑑 ��1 0 0 − 𝑥𝑥 0 1 0 = 𝑑𝑑𝑑𝑑𝑑𝑑 ��1 0 0 − 0 0 1 0 0 0 1 0 1 0 0 −𝑥𝑥 1 1 𝐹𝐹 (𝑥𝑥 ) = 𝑑𝑑𝑑𝑑𝑑𝑑 �� 1 −𝑥𝑥 0 �� = 1 + 𝑥𝑥 − 𝑥𝑥 3 = 1 + 𝑥𝑥 + 𝑥𝑥 3 0 1 −𝑥𝑥 0 𝑥𝑥 0 0 0�� 𝑥𝑥 On peut remarquer que dans le cas de la somme mod(2): 1 = -1. 𝑖𝑖 𝑌𝑌2 = 𝑑𝑑2 = 𝑦𝑦1 = 𝟎𝟎.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. a) Equations des états futurs Yi en fonctions des états présents yi. 𝑦𝑦2 + 𝟏𝟏. Les équations ci-dessus peuvent se mettre sous la forme: 𝑌𝑌0 0 1 �𝑌𝑌1 � = �1 0 𝑌𝑌2 0 1 1 𝑦𝑦0 1 𝑦𝑦 � � � � + 𝑖𝑖.a5.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels..U + T. est donné par: Y4 = T. sont: Pour C0 : y0 = a6 + a5 + a3 Pour C1 : y1 = a6 + a4 Pour C2 : y2 = a5 65 .U ( y0=0 .U + a3.an-k = a6a5a4a3 ( n=7.y3 + i.a4 .y + i. k=4) Lorsque K est en position «1».U = T3. après 4 impulsions d’horloge.a6.U + T2.U Où La matrice caractéristique T du registre est donnée par : 0 1 𝑇𝑇 = �1 0 0 1 1 1 � � 𝑒𝑒𝑒𝑒 𝑈𝑈 = 0 0� 0 0 Et i= an-1an-2. b) Ecriture matricielle des équations précédentes. après 4 impulsions. d’après les énoncés les trois bascules sont à « 0 ») 1 1 1 0 1 0 1 1 1 1 1 1 � � � � � � � � � � � � + 𝑎𝑎 + 𝑎𝑎 + 𝑎𝑎 𝑎𝑎 0 1 1 5 0 1 0 0 4 0 1 0 6 0 3 0� 0 1 0 0 0 0 1 0 0 0 1 1 𝑎𝑎5 𝑦𝑦0 𝑎𝑎3 𝑎𝑎6 0 1 1 0 1 4 0 𝑦𝑦 𝑌𝑌 = 𝑎𝑎6 �1� + 𝑎𝑎5 �0� + 𝑎𝑎4 �1� + 𝑎𝑎3 �0� = �𝑎𝑎6 � + � � + �𝑎𝑎4 � + � 0 � = � 1 � 𝑦𝑦2 𝑎𝑎5 0 0 0 0 1 0 0 1 𝑌𝑌 4 = �1 0 Ce qui veut dire que les états des trois bascules.. l’état du registre. 0 1 0� 0 𝑦𝑦2 0 Où sous forme contractée : Y = T. Et après k+m=4+3=7 impulsions l’état du registre est: Y7=T6a6U + T5a5U + T4a4U + T3a3U + T2a2U + T a1U +a0U=0 0 0 1 𝑎𝑎5 1 0 1 𝑎𝑎4 1 1 0 𝑎𝑎6 0 � � 0 � � 0 � � 1 � �+ 1 0 1 � �+ 1 1 1 � �+ 1 1 1 1 1 0 1 1 0 0 0 1 1 0 𝑎𝑎0 1 1 0 𝑎𝑎2 0 1 1 𝑎𝑎1 �0 1 1� � 0 � + �1 0 0� � 0 � + � 0 � 0 1 0 0 0 0 1 0 0 𝑎𝑎2 𝑎𝑎4 𝑎𝑎0 0 𝑎𝑎3 0 0 𝑌𝑌 7 = � 0 � + �𝑎𝑎5 � + �𝑎𝑎4 � + �𝑎𝑎3 � + � 0 � + �𝑎𝑎1 � + � 0 � 𝑎𝑎4 𝑎𝑎2 𝑎𝑎5 𝑎𝑎6 0 0 0 𝑌𝑌 7 0 � = 0 1 1 0 0 1 𝑎𝑎3 0� � 0 � + 1 0 Ce qui nous donne: a2 + a4 + a3 + a0 = 0. implique: a1 = a3 + a4 + a5 a6 + a5 + a2 + a4 = 0. Ainsi certaines combinaisons des bits d’information se voient affecter le même code. utilisant 3 bits de contrôle.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Pour cela l’interrupteur K est mis à la position 2. On remarque que trois bits de contrôle ne peuvent engendrer que huit codes. Les combinaisons en bleu ont le même code que celles qui sont en vert. implique : a0 = a3 + a5 + a6 a1 + a3 + a4 + a5 = 0. Le vecteur v(x)=a6a5a4a3. implique: a2 = a4 + a5 + a6 D’où v(x)= a6a5a4a3a2a1a0 Le tableau de la figure ci-dessous montre le codage d’une information de 4 bits. Nous allons calculer. les bits de contrôle: a2a1a0. pour le moment. maintenant. 66 . dont la courbe est donnée par la fig. Etant donné le circuit de la fig.1 où: 𝑉𝑉𝑐𝑐 = 𝐸𝐸(1 − 𝑒𝑒 ).11. 67 . Bits d’information a6a5a4a3 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Bits de contrôle a 2a 1a 0 000 011 110 101 111 100 001 010 101 110 011 000 010 001 100 111 Codes Ccorrespondants V(x)= a6a5a4a3a2a1a0 0000000 0001011 0010110 0011101 0100111 0101100 0110001 0111010 1000101 1001110 1010011 1011000 1100010 1101001 1110100 1111111 Exercice N°11.1𝑠𝑠 1) 𝑒𝑒 𝑡𝑡 −�𝑟𝑟𝑟𝑟 � 𝑡𝑡 L’équation Vc(t) correspondante est donnée par l’expression 𝑉𝑉𝑐𝑐 = 5(1 − −�0.1 � ) et.11.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. On donne 𝐸𝐸 = 5𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉 𝑒𝑒𝑒𝑒 𝑟𝑟𝑟𝑟 = 0.2. 11. 0. 𝑄𝑄𝐶𝐶 dans le cas où: 𝐽𝐽𝐴𝐴 = 𝑄𝑄𝐶𝐶 . Déterminons les durées t0.1)) ceci implique t2 = ∞ . Pour Vc(t1)= 0. QA J Q Q J A Ck K Q QB QC C B Q K Q J K Q Q a) Chronogrammes des sorties 𝑄𝑄𝐴𝐴 . 2) Calcul des durées des niveaux logiques «0» et «1» dans le cas où le niveau logique «0» correspond à la plage de tension [0. Pour Vc(t0)= 0 = 5(1-e-(t0/0.8.3 représentant trois bascules J-K interconnectées en cascade formant un registre à décalage. 3) Soit le circuit de la fig.8] et le niveau logique «1» correspondant à la plage de tension ]0. 𝑄𝑄𝐶𝐶 dans le cas où: 68 . Pour Vc(t2)= 5= 5(1-e-(t2/0. 𝑄𝑄𝐵𝐵 .8v et 5v.8 = 5(1-e-(t1/0.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 11. 𝑄𝑄𝐵𝐵 .4) a) Chronogrammes des sorties 𝑄𝑄𝐴𝐴 .1)) ceci implique t1 = 22ms. 5]. t1 et t2 correspondant aux tensions 0v. 0.1)) ceci implique que t0 = 0s. 𝐾𝐾𝐴𝐴 = 𝑄𝑄�𝐶𝐶 et l’état initial du registre est 𝑄𝑄𝐴𝐴 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐶𝐶 = 0 ( 𝐹𝐹𝐹𝐹𝐹𝐹. 69 . 𝑄𝑄𝐵𝐵 . 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐵𝐵 et l’état initial du registre est 𝑄𝑄𝐴𝐴 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐶𝐶 = 0 (𝑓𝑓𝑓𝑓𝑓𝑓. 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐵𝐵 et l’état initial du registre est 𝑄𝑄𝐴𝐴 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐶𝐶 = 0 (𝑓𝑓𝑓𝑓𝑓𝑓. 𝑄𝑄𝐵𝐵 . 𝑄𝑄𝐶𝐶 dans le cas où: 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐶𝐶 . 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐵𝐵 . c) Chronogrammes des sorties 𝑄𝑄𝐴𝐴 .5) . 11.6).7). 𝑄𝑄𝐶𝐶 dans le cas où: 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐴𝐴 . b) Chronogrammes des sorties 𝑄𝑄𝐴𝐴 . 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐴𝐴 et l’état initial du registre est 𝑄𝑄𝐴𝐴 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐶𝐶 = 0 (𝑓𝑓𝑓𝑓𝑓𝑓.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 11. 11. 11. 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐶𝐶 et l’état initial du registre est 𝑄𝑄𝐴𝐴 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐶𝐶 = 0 (𝑓𝑓𝑓𝑓𝑓𝑓. e) Chronogrammes des sorties 𝑄𝑄𝐴𝐴 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑄𝑄𝐶𝐶 dans le cas où: 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐶𝐶 . d) Chronogrammes des sorties 𝑄𝑄𝐴𝐴 .8).9). 𝑄𝑄𝐶𝐶 dans le cas où: 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐵𝐵 . 11. 𝑄𝑄𝐵𝐵 . 𝑄𝑄𝐵𝐵 . 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐴𝐴 et l’état initial du registre est 𝑄𝑄𝐴𝐴 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐶𝐶 = 0 (𝑓𝑓𝑓𝑓𝑓𝑓. 70 . 𝑄𝑄�𝐶𝐶 ). Pour ce faire nous allons dresser la table de vérité dont les entrées sont x.z et les sorties JA et KA. 𝑄𝑄𝐶𝐶 dans le cas où: 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐴𝐴 . l’un des sept modes de fonctionnement. 11. par l’intermédiaire des variables de sélection (x. 𝑄𝑄�𝐴𝐴 . 𝑄𝑄𝐶𝐶 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. En traduisant les conditions de 71 .y. qui seront exprimées en fonction des sorties des bascules (𝑄𝑄𝐴𝐴 .10) . 𝑄𝑄𝐵𝐵 . 𝑄𝑄�𝐵𝐵 . f) Chronogrammes des sorties 𝑄𝑄𝐴𝐴 . c) Le problème revient à déterminer un circuit de choix permettant de sélectionner. 4) Conception d’un circuit de sélection pour les sept modes de fonctionnement définis précédemment. 𝑄𝑄𝐵𝐵 .y. 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐶𝐶 et l’état initial du registre est 𝑄𝑄𝐴𝐴 = 𝑄𝑄𝐵𝐵 = 𝑄𝑄𝐶𝐶 = 0 (𝑓𝑓𝑓𝑓𝑓𝑓.z). 𝑄𝑄𝐴𝐴 𝑄𝑄�𝐵𝐵 .11.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑄𝑄𝐶𝐶 𝑄𝑄�𝐵𝐵 . Le circuit logique du circuit auxiliaire est donné par la fig. Mode De Fonction. 𝑄𝑄𝐴𝐴 𝑄𝑄�𝐶𝐶 .12.11 Ecrivons les expressions de JA et KA. 𝑄𝑄𝐵𝐵 𝑄𝑄�𝐶𝐶 . 𝑄𝑄𝐶𝐶 𝑄𝑄�𝐴𝐴 . 𝑄𝑄𝐵𝐵 𝑄𝑄�𝐴𝐴 . 𝑄𝑄𝐶𝐶 0 0 Fig11.11. 72 . 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝑐𝑐 (𝑥𝑥̅ 𝑦𝑦�𝑧𝑧̅ + 𝑥𝑥̅ 𝑦𝑦𝑦𝑦 + 𝑥𝑥𝑦𝑦�𝑧𝑧̅) + 𝑄𝑄�𝐴𝐴 (𝑥𝑥̅ 𝑦𝑦𝑧𝑧̅ + 𝑥𝑥𝑥𝑥𝑧𝑧̅) + 𝑄𝑄�𝐵𝐵 (𝑥𝑥̅ 𝑦𝑦�𝑧𝑧 + 𝑥𝑥𝑦𝑦�𝑧𝑧) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝑐𝑐 (𝑦𝑦�𝑧𝑧̅ + 𝑥𝑥̅ 𝑦𝑦𝑦𝑦) + 𝑄𝑄�𝐴𝐴 (𝑦𝑦𝑧𝑧̅) + 𝑄𝑄�𝐵𝐵 (𝑦𝑦�𝑧𝑧) 𝑧𝑧⨁𝑦𝑦 )𝑥𝑥̅ + 𝑦𝑦�𝑧𝑧̅)] + 𝑄𝑄�𝐴𝐴 (𝑦𝑦𝑧𝑧̅) + 𝑄𝑄�𝐵𝐵 (𝑦𝑦�𝑧𝑧) 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝑐𝑐 [(������ 𝑘𝑘𝐴𝐴 = 𝑄𝑄𝐶𝐶 (𝑥𝑥̅ 𝑦𝑦�𝑧𝑧̅ + 𝑥𝑥𝑦𝑦�𝑧𝑧 + 𝑥𝑥𝑥𝑥𝑧𝑧̅) + 𝑄𝑄𝐴𝐴 (𝑥𝑥̅ 𝑦𝑦𝑧𝑧̅ + 𝑥𝑥𝑦𝑦�𝑧𝑧̅) + 𝑄𝑄𝐵𝐵 (𝑥𝑥̅ 𝑦𝑦�𝑧𝑧 + 𝑥𝑥̅ 𝑦𝑦𝑦𝑦) 𝑘𝑘𝐴𝐴 = 𝑄𝑄𝐶𝐶 (𝑥𝑥̅ 𝑦𝑦�𝑧𝑧̅ + 𝑥𝑥𝑥𝑥𝑧𝑧̅ + 𝑥𝑥𝑦𝑦�𝑧𝑧 + 𝑥𝑥𝑥𝑥𝑧𝑧̅) + 𝑄𝑄𝐴𝐴 (𝑥𝑥⨁𝑦𝑦)𝑧𝑧̅ + 𝑄𝑄𝐵𝐵 (𝑥𝑥̅ 𝑧𝑧) 𝑥𝑥⨁𝑦𝑦 )𝑧𝑧̅ + 𝑥𝑥(𝑧𝑧⨁𝑦𝑦)] + 𝑄𝑄𝐴𝐴 (𝑥𝑥⨁𝑦𝑦)𝑧𝑧̅ + 𝑄𝑄𝐵𝐵 (𝑥𝑥̅ 𝑧𝑧) 𝑘𝑘𝐴𝐴 = 𝑄𝑄𝐶𝐶 [(������ d) Logigramme du circuit auxiliaire. fonctionnment définies par les énoncés on obtient la table de vérité de la fig.11. x y z 1 0 0 0 2 0 0 1 3 0 1 0 4 0 1 1 5 1 0 0 6 1 0 1 7 1 1 0 8 1 1 1 JA KA 𝑄𝑄�𝐶𝐶 . 73 .1 est un circuit de remise à zéro automatique. effet si nous voulons imposer l'état zéro aux trois bascules il suffit de relier le point C aux entrées Clear des trois bascules (fig.11. Ainsi à la mise sous tension les trois bascules seront remises à zéro automatiquement.13). En. Il peut être utilisé pour générer un état actif sur les entrées asynchrones des trois bascules. e) Le circuit présenté à la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.11. 1 Par convention nous noterons "1" le fonctionnement des variables C et R ou la présence des entrées E et O. Des conditions de fonctionnement posées par le problème. la présence du chant et la présence du rire.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. • 11=CR. en notant donc par : • 00=CR. O. l'absence du chant et la présence du rire. E. On construit la table de vérité de la fig. l'absence du chant et du rire. C et R représentent les variables d'entrées et C+ et R+ les fonctions de sorties. Le problème posé est celui d'une machine cybernétique à deux sorties: le chant grivois (obscène) "C" et le rire sardonique "K". des états passés du chant "C" et du rire "R". Les variables O. C et R. Ceci veut dire que les états futurs du chant et du rire (C+ et R+) sont fonctions de E.2. la présence du chant et l'absence du rire. Par "0" le non fonctionnement de C et R ou l'absence de O et E. et deux entrées: l'encens "E" et l'orgue "O”.12. 74 . • 10=CR. • 01=CR. Si nous devons représenter le schéma fonctionnel de cette structure nous devons tenir compte. D'oû la fig.12. Exercice N°12. en plus des états présents "C" et "R". • Prenons la première loi: " Le chant conservera le même état…. c'est-à-dire : si 𝐶𝐶 = 0 alors 𝐶𝐶+ = 0 ou si 𝐶𝐶 = 1 alors 𝐶𝐶+ = 1.Auquel cas le chant prendra l'état opposé. maintenant. 𝑅𝑅 = 0 𝑞𝑞𝑞𝑞𝑞𝑞𝑞𝑞𝑞𝑞𝑞𝑞𝑞𝑞 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 𝐸𝐸. Ceci peut se résumer ainsi: 𝐶𝐶+ = 𝐶𝐶 dans tous les cas sauf si = 1 . tout simplement. mais ceci est vrai dans tous les cas sauf si l'orgue jouait (𝑂𝑂 = 1) sans que le rire ne se fasse entendre (𝑅𝑅 = 0) quelque soit 𝐸𝐸. • Passons. ceci se traduit. ou bien: 𝐶𝐶+ ≠ 𝐶𝐶 pour = 1 . par l'équation: 𝐶𝐶+ = 𝐶𝐶 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Pour ce faire il suffira de se reporter aux conditions de fonctionnement (énoncé) et les traduire sous forme logique en utilisant les conventions posées précédemment. …. Ce qui veut dire: que lorsque la condition 𝑂𝑂𝑂𝑂 = 10 n'est pas réalisée alors 𝐶𝐶+ = 𝐶𝐶̅ . 𝑅𝑅 = 0 et 𝐸𝐸 = 0 𝑜𝑜𝑜𝑜 1. Expliquons le remplissage de cette table. au rire: 75 .". 𝑅𝑅 = 0 ). 𝑅𝑅 = 1 ).12. Finalement: Le système. à la fois. au moment où le propriétaire de la maison écrit la lettre il entend. donc. maintenant. 𝐸𝐸 = 1 𝑒𝑒𝑒𝑒 𝑂𝑂 = 0) puisque le cas où (𝑅𝑅+ = 𝑅𝑅 = 1 .2. "Quant au rire. Pour cela. 𝐶𝐶+ = 𝐶𝐶 = 1. 𝐶𝐶 = 1. commençant tout d'abord. 𝐸𝐸 = 1. L'état final (état vers lequel doit évoluer le système pour rétablir le calme) doit satisfaire la condition suivante: 𝑅𝑅+ = 𝑅𝑅 = 0 . 𝐶𝐶 = 0. A partir de cette table nous allons déterminer à quelles manipulations d'orgue et d'encens il faudra se livrer pour rétablir le calme définitivement. Et pour y parvenir il faudra se livrer. 𝐸𝐸 = 1 𝑒𝑒𝑒𝑒 𝑂𝑂 = 1) ne peut se réaliser. pour déterminer l'état initial stable du système. le rire fera le contraire de ce que faisait le chant. 𝐶𝐶+ = 𝐶𝐶 = 0. à la manipulation d'orgue et d'encens suivante: 76 . de reporter tout ce que nous venons de dire sur la table de vérité de la fig. se trouvant dans l'état initial (𝑂𝑂 = 0. Ceci se traduit par: 𝑅𝑅+ = 𝐶𝐶 si 𝐸𝐸 = 1 Et. D'après les énoncés. dans le cas où l'encens ne brûlait pas (𝐸𝐸 = 0) . si l'encens brûlait (𝐸𝐸 = 1). Ceci nous amène à dire que le rire imite le chant avec un certain retard (une minute d'après les énoncés). 𝐶𝐶+ = 𝐶𝐶 = 1. Ceci correspond à la 8ème combinaison sur la table de vérité où (𝑅𝑅+ = 𝑅𝑅 = 1 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Cette condition est réalisée par la 5ème combinaison sur la table de vérité. doit évoluer vers l'état final (𝑂𝑂 = 0. il se fera entendre (𝑅𝑅 = 1) ou non (𝑅𝑅 = 0) selon que le chant résonnait (𝐶𝐶 = 1) ou non (𝐶𝐶 = 0). 𝐸𝐸 = 1. le chant et le rire. car le propriétaire ne peut jouer de l'orgue en même temps qu'il écrit. Cet état peut être considéré comme stable et être pris comme état initial (𝑅𝑅+ = 𝑅𝑅 = 𝐶𝐶+ = 𝐶𝐶 = 1) . En termes logiques on a: 𝑅𝑅+ = 𝐶𝐶̅ si 𝐸𝐸 = 0 Il suffit. 𝑅𝑅+ = 𝑅𝑅 = 0 . 𝑅𝑅 = 0).3. 𝑂𝑂 = 0) . 77 . 𝑅𝑅 = 0). 𝑅𝑅+ = 𝑅𝑅 = 0 ∶ 3 è𝑚𝑚𝑚𝑚 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐). 𝑅𝑅+ .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝐸𝐸 = 1. disparaîtra (11ème combinaison) et le système évoluera vers l'état où (𝑂𝑂 = 1. le système évoluera vers l'état stable (𝐶𝐶+ = 𝐶𝐶 = 0. si nous cessons de brûler de l'encens (𝐸𝐸 = 0). Partant de l'état initial où 𝐸𝐸 = 1. 𝐶𝐶 = 0. 𝐶𝐶 = 1. 𝐸𝐸 = 0. Ensuite on joue de l'orgue jusqu'à la minute suivante où le chant. E O C R C R 0 0 1 1 1 1 0 0 1 0 1 0 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 C+ E O R+ 𝐶𝐶+ = 𝐶𝐶𝐶𝐶 + 𝐶𝐶𝑂𝑂� + 𝐶𝐶̅ 𝑅𝑅� 𝑂𝑂 = 𝐶𝐶⨁(𝑅𝑅� 𝑂𝑂) ������� 𝑅𝑅+ = 𝐶𝐶𝐶𝐶 + 𝐶𝐶̅ 𝐸𝐸� = 𝐶𝐶⨁𝐸𝐸 Le logigramme est donné par la fig. A partir de la table de vérité on peut dresser les tables de KARNAUGH de 𝐶𝐶+. qui était seul à se faire entendre. 𝑅𝑅+.12. 𝐸𝐸 = 0. pendant la minute suivante et y demeurera. Détermination des équations des sorties 𝐶𝐶+ . 𝐸𝐸 = 0. Avant l'épuisement de la minute on cesse de jouer de l'orgue (passage à l'état (𝑂𝑂 = 0. pendant la minute suivante le rire s'arrête (4ème combinaison) et le système va se stabiliser à l'état où (𝑂𝑂 = 0. 𝑅𝑅 = 0 ) car (𝐶𝐶+ = 𝐶𝐶 = 1. 𝐶𝐶 = 0. car dans ces conditions. Puis on brûle de l'encens indéfiniment. 13.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.3 est donné par la fig. Le diagramme des états relatifs à la table de la fig.13. Puisqu'il s'agit de systèmes synchrones.13.5.4 comporte quatre états internes. comporte quatre états internes. a) Les diagrammes des états des fig.5.2 sont donnés. respectivement. Il comporte sept états internes.1 et 13. 78 . Celui de la fig.4 et 13. Le second diagramme.13.13. tous les états sont stables. quant à lui. par les fig. Exercice N°13. 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 = 0) -2ème possibilité le système décrira les états suivants: (𝐵𝐵. 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 = 1(𝑜𝑜𝑜𝑜 0)) ⇒ (𝐶𝐶. 01. deux possibilités s'offrent à nous: -1ère possibilité le système décrira les états suivants: (𝐵𝐵. est dans l'état stable (B. 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 = 1) ⇒ (𝐶𝐶. 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 = 0). 01. 00. Etats futurs Etats de sortie Fig.13.3 b) Supposons que le système. 11(𝑜𝑜𝑜𝑜 10). 00. 00.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. pour le faire évoluer vers l'état (C. 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 = 1) ⇒ (𝐴𝐴.00).01). régit par la table des états de la fig. 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 = 1) ⇒ (𝐷𝐷.2.13. 79 . Si nous considérons que le système est dans l'état stable 𝑦𝑦 0 . Comme ce dernier est instable. si x est la variable d'entrée à:𝑥𝑥 = 0) et l'état de sortie est "0".1 on dénombre deux états stables. lui aussi. Exercice N°14.14. Dans le diagramme des états de la fig.14. Comme cet état est un état instable. Si l'état d'entrée change c'est-à-dire que la variable x passe de "0" à "1". 𝑦𝑦 0 𝑒𝑒𝑒𝑒 𝑦𝑦1 . le système va continuer à évoluer vers l'état 𝑦𝑦 3 (flèche de gauche sur le diagramme car elle est libéllée 𝑥𝑥 1 ).Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. c) Lorsque les variables d'entrées ont des valeurs identiques le système décrit les états "𝑎𝑎 ⇒ 𝑏𝑏 ⇒ 𝑑𝑑 ⇒ 𝑓𝑓 ⇒ 𝑎𝑎". a) Considérons le graphe de la fig. Sur le diagramme il "est clair de remarquer que le système joue le rôle d'un comparateur de séquence (ou détecteur de séquences identiques de quatre bits sur deux canaux différents.1. alors l'état d'entrée est 𝑥𝑥 0 (ce qui correspond. le système va évoluer vers l'état 𝑦𝑦 2 . 𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑 𝑙𝑙𝑙𝑙 𝑐𝑐𝑐𝑐𝑐𝑐 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 𝑖𝑖𝑖𝑖 𝑑𝑑é𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 "𝑎𝑎 ⇒ 𝑐𝑐 ⇒ 𝑒𝑒 ⇒ 𝑔𝑔 ⇒ 𝑎𝑎". le système va continuer vers 80 . 14. Dans ces conditions ce diagramme peut être représenté par la figure ci-dessous (les entrées sont désignées par m et n. le système va décrire les états successifs 𝑦𝑦1 . 81 . 𝑦𝑦 2 . b) Considérons. alors m=1 et n=0). 𝑦𝑦1 où il demeurera tant que x=1. nous avons deux possibilités: 1ère possibilité: On applique au système les états d'entrées successifs suivants: mn=11(état 4)-01(état 2)-00(état 1)-10(état 3). En effet si nous annulons l'effet de x (c'est-à-dire mettre x à "0"). l'état d'entrée appliqué est:10(si les variables d'entrées sont désignées par m et n. le graphe de la fig. 2ème possibilité: on applique les états suivants: mn=00(état 6)-01(état 2)00(état 1)-10(état 3).2 est sous forme standard car tous les arcs aboutissant à un état interne portent le même état d'entrées.2.14.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Au niveau des états internes 𝑦𝑦 3 𝑒𝑒𝑒𝑒 𝑦𝑦1 la sortie prend la valeur "1". maintenant. Le diagramme de la fig. Pour faire évoluer le système vers l'état stable 3. 𝑒𝑒𝑒𝑒 𝑦𝑦 3 pour arriver à l'état initial 𝑦𝑦 0 où il se stabilisera. la sortie par S). Il est possible de le ramener à son état initial. Si le système est dans l'état stable 5. maintenant. Donc si le système est dans l'état stable 6. il ne peut pas revenir vers les états 1. 7. Dans le diagramme de la fig. On suppose. 9 ou 10. il ne peut pas revenir vers l'état 2.3. que le système est dans l'état stable (1. lorsque le système est dans l'un des états : 4. 5. Le nombre de variables internes (k) est tel que: 2𝑘𝑘 ≥ 6( 𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛 𝑑𝑑′ é𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡 𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖) ⇒ 𝑘𝑘 ≥ c) 𝑙𝑙𝑙𝑙𝑙𝑙 (6) 𝑙𝑙𝑙𝑙𝑙𝑙 (2) ⇒ 𝑘𝑘 = 3(𝑘𝑘 é𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡 𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒𝑒 ). 2. 3. 6.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. la première remarque qu'on peut faire d'emblée est que. et 8.14.00). si on applique les états d'entrée successifs suivants: ab: 01 → 11 → 10 → 00 → 01 → 11 → 01 Le système décrira les états internes et de sortie successifs suivants: Etats internes: 4 → 5 → 6 → 9 → 10 → 5 → 10 Etats de sortie: 1 → 0 → 0 → 0 → 1 → 0 → 1 82 . 1. les mêmes états de sortie et les mêmes états futurs.15. 15.2 et 15. Leur occurrence ne peut se réaliser que pendant l'alimentation du système. En effet les états futurs 4 et 8 des états présents 3 et 7 sont incompatibles puisqu'ils n'ont pas les mêmes sorties. ils sont compatibles et le diagramme peut être simplifié et prendre la forme de la fig.3 on constate.4 Exercice N°15. Il n'en est rien.14. Ce qui veut dire qu'ils sont interdits.3. que les états 3 et 7 sont équivalents car ils portent le même état d'entée et le même état de sortie.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Cherchons les classes de compatibles ( classes d’équivalence : ensmble d’états équivalents) 83 .14. Ces états ont les mêmes états d'entrées. En analysant le diagramme des états de la fig. Qu'on est-il des états 4 et 10. Ces états sont incompatibles. Etant donné les tables des états des fig. à première vue. les états 8 et 7 ne reçoivent aucune flèche des autres états. Comme on peut le remarquer. Ceci entraîne la non équivalence de 3 et 7. 5 et 15.4. a) Classes de compatibles. 84 . Ensuite nous établirons le polygone des classes afin de déterminer les classes de compatibles maximales.I. Ces grilles ont l'aspect d'une matrice triangulaire fig. Pour déterminer les classes de compatibles nous allons.6 qui permettent de déterminer l'ensemble des classes de compatibles (classes d'équivalences d'états). de chacune d'elles. dresser la grille des P. tout d'abord.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.15. 15. 6)(3.2.3)(2.5 .7) Pour la deuxième table on a les classes suivantes: (2.3)(2.5)(4.7)(4.8) (6.5)(3.3)(2.5)(2.7 et 15.7)(3. En inspectant les différentes grilles des P.7) 85 .6)(4.5)(4.3)(1.2)(1.7)(4.3)(1.8) b) Ces classes de compatibles sont représentées par les polygones des classes des fig.5)(3.7) Et pour la troisième on a les classes suivantes: (1.8) (5.8)(5.2)(1.15.5)(4.9 d'où l'on extrait les classes de compatibles maximales à savoir: Pour la première table on a les classes de compatibles maximales suivantes: (1.5)(4.6.5)(2.15.I. on peut extraire les classes de compatibles suivantes: Pour la première table on a les classes suivantes: (1.3.6)(4.4)(3.6)(2.7)(6.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.5)(4.7)(4. 3.3.12 correspondant aux matrices des fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.7)(4.7).5. C=(4.6.7) Pour la troisième table on a les classes de compatibles maximales suivantes: (1.3.7) pour la première table.7) c) Tables des états réduites.2. C=(4.8)(4.6) et D=(4. 86 . A=1.3.3.4.1.15.2 et 15.5).1 et 16.7) pour la deuxième table .4. Exercice N°16.11 et 15.5) et B=(4.10.8) et D=(3.5. Les matrices réduites sont données par les fig.2. Soient les matrices des états des fig.8)(3. B=(2.3. 15.8). Posons : A=(1.2.6)(4.6. Et A=(1. 15.6.2. Pour la deuxième table on a les classes de compatibles maximales suivantes: 1(2.5. B=(4.15.5)(4.7) pour la troisième.5.16. nous imposerons au système d'évoluer vers cet état à partir de l'état transitoire 1 de la ligne g. comportera un état transitoire direct. Soient x et y ces variables. Et il en est de même pour l'état 3 qui.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. contigüe à l'état transitoire 1. si l'adjacence n'est pas réalisée entre les états stables et leurs états transitoires. le système se trouvant dans l'état transitoire 1 évoluera inévitablement vers l'état stable 3. Ces courses sont critiques car.2. a) Courses critiques. La matrice réduite fusionnée donnée possède 04 lignes. lui. par un codage approprié. donc deux variables internes sont nécessaires pour son codage. Ensuite. seul l'état transitoire 1 peut engendrer une course. b) Etude des adjacences Pour la fig. on constate que les états transitoires 1. évoluera vers l'état stable 1. 87 . Si nous analysons les états de la première table. Pour la matrice de la fig. Pour éviter cette course critique nous veillerons à ce que la case de la ligne h. Elle peut être critique si son codage ne respectera pas les règles d'adjacences. 3 ne sont pas adjacents à leurs états stables d'où naissances de "courses".1 les adjacences à réaliser sont.16.16. Alors la matrice des adjacences est donnée par la fig. respectivement. l' adjacence des états stables avec ceux de leurs états transitoires est respectée sauf pour l'état transitoire 1. par les fig.7. La matrice assignée du système est donnée par la fig. La matrice assignée correspondante est 88 .3 et.16.5.2.4. Les expressions logiques. c) Expressions logiques des fonctions secondaires.16.16.8. Celles des fonctions secondaires X et Y sont données. qui en découlent. par conséquent.16.16. sont: 𝑋𝑋 = 𝑛𝑛𝑛𝑛 + 𝑚𝑚 �𝑛𝑛𝑦𝑦� + 𝑚𝑚 �𝑛𝑛�𝑦𝑦 = 𝑛𝑛𝑛𝑛 + 𝑚𝑚 � (𝑛𝑛⨁𝑦𝑦) 𝑌𝑌 = 𝑥𝑥𝑥𝑥 + 𝑚𝑚𝑚𝑚 + 𝑛𝑛�𝑦𝑦 = 𝑥𝑥 (𝑚𝑚 + 𝑦𝑦) + 𝑛𝑛�𝑦𝑦 Quant à la table des états de la fig. Nous créerons un état transitoire 1 dans la ligne h comme l'indique la matrice ordonnée de la fig. relatives aux bouclages figurant sur les matrices.16. ceci nous conduit à la matrice ordonnée de la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.6 et 16. 16.10. 89 .16.11 et 16.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Y et Z sont données par les relations suivantes: 𝑋𝑋 = 𝑥𝑥 (𝑦𝑦 + 𝑧𝑧 ) + 𝑚𝑚 �𝑦𝑦𝑧𝑧̅ . donnée par la fig. 𝑍𝑍 = 𝑚𝑚 + 𝑧𝑧(𝑦𝑦 + 𝑥𝑥̅ + 𝑛𝑛) .12. 𝑌𝑌 = 𝑦𝑦(𝑧𝑧̅ + 𝑛𝑛�) + 𝑚𝑚(𝑥𝑥 + 𝑦𝑦) + 𝑚𝑚 �𝑥𝑥̅ 𝑧𝑧 . Les expressions de X.9 et celles des fonctions secondaires par les fig. 16. 𝑌𝑌2 . Etant donné le circuit de la fig. 1) Dénombrement des différentes variables et fonctions. 𝑌𝑌2 • Fonction de sortie : z 2) Expressions logiques de 𝑌𝑌1 . Exercice N°17. 𝑌𝑌2 = 𝐷𝐷2 = 𝑦𝑦�2 . 𝐶𝐶𝑘𝑘1 . 𝐶𝐶𝑘𝑘2 𝑒𝑒𝑒𝑒 𝑧𝑧 90 . 𝐶𝐶𝑘𝑘2 = 𝑥𝑥 3) Chronogrammes de .1 représentant une structure séquentielle utilisant des mémoires explicites. • Variables d'entrée: x • Variables internes : 𝑦𝑦1 . 𝑧𝑧 = 𝑥𝑥: 𝑦𝑦1 𝑦𝑦2 𝐶𝐶𝑘𝑘1 = 𝑥𝑥𝑦𝑦2 . 𝑌𝑌2 𝑒𝑒𝑒𝑒 𝑧𝑧 𝑌𝑌1 = 𝐷𝐷1 = 𝑦𝑦�1 .17. 𝑦𝑦2 . 𝑦𝑦1 . en l'occurrence deux bascules D.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑥𝑥 . 𝑌𝑌1 . 𝑦𝑦2 • Fonctions secondaires : 𝑌𝑌1 . la table des états assignée comportera deux colonnes et quatre lignes. La matrice des transitions est.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 4) Table des transitions et matrice assignée.17.3. En représentant les trois fonctions sur une même table de KARNAUGH on aboutit à la fig. immédiate (fig. 𝑦𝑦2 et une variable d'entée x. Puisque nous avons deux variables internes 𝑦𝑦1 . Exercice N°18. .4).17. d'amblée. Soient les équations des fonctions internes et de sortie qui régissent le fonctionnement d'une structure séquentielle: 91 . 4 représentent.18. 𝑧𝑧 = 𝑥𝑥𝑦𝑦1 𝑦𝑦2 1) Logigramme de la structure à l'aide de bascules "D". Donc le bloc mémoire est constitué de deux bascules "D" dont les liaisons avec le bloc combinatoire sont représentées par les équations données. La matrice assignée représentant les états futurs de Y1 et Y2 est une matrice comportant quatre lignes (deux variables internes y1 et y2 ) et deux colonnes (une variable d'entrée x). 92 .2. La structure donnée possède deux fonctions secondaires Y1 et Y2 . Les fig.1 2) Représentation de Y1 et Y2 sur une même table de KARNAUGH. 𝑌𝑌1 = 𝑥𝑥⨁𝑦𝑦1 . respectivement. la matrice assignée. implique que 𝑘𝑘 = 2. la matrice réduite et le diagramme des états du système donné. Comme le nombre de bascules "k" est lié au nombre d'états internes (nombre de combinaisons des variables internes y1 et y2 ) par la relation 2𝑘𝑘 ≥ 𝑎𝑎𝑎𝑎 𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛 𝑑𝑑′ é𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡 𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖 = 4 . 𝑌𝑌2 = 𝑥𝑥 + 𝑦𝑦1 + 𝑦𝑦2 . 18.3 et 18. Le logigramme correspondant est donné par la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.18. donc deux variables internes y1 et y2 . d'après le diagramme des états il est facile de remarquer que ce dernier. ainsi. En effet. 𝐾𝐾1 = 𝑥𝑥̅ . entre temps la variable "x" est activée (x=1). si le système est considéré comme asynchrone.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercice N°19. 𝐽𝐽2 . possède deux états stables conditionnés par les états d'origines.1 1) Les équations logiques de 𝐽𝐽1 .19. Si le système est dans l'état initial "a" et qu'on active l'entrée "x" le système évolue vers l'état stable "b". 𝑍𝑍 = 𝑥𝑥𝑦𝑦2 𝑦𝑦1 93 . En désactivant l'entrée "x" le système évolue vers "c" puis revient vers "b" effectuant. 𝐽𝐽2 = 𝑥𝑥 . 𝐾𝐾2 = 𝑥𝑥̅ 𝑦𝑦�1 . alors le système va se stabiliser soit dans l'état "b" soit dans l'état "c". Considérons le montage de la fig. des allées et retour vers ces deux états tant que "x=0". Si nous nous référons au diagramme des états on peut apporter une analyse instructive liée au fonctionnement de notre système. Si. 𝐽𝐽1 = 𝑥𝑥𝑦𝑦2 . 𝐾𝐾1 . 𝐾𝐾2 𝑒𝑒𝑒𝑒 𝑍𝑍. une impulsion est générée à la sortie "z".2 dans le cas où l'état initial est : 𝑦𝑦 0 = 00. 𝐾𝐾2 . Lorsque "x=0" le compteur est bloqué. 𝑦𝑦1. 𝐽𝐽1 . 3) En se référant aux chronogrammes en remarque que ce circuit réalise la fonction de comptage. 2) Les chronogrammes de 𝑥𝑥 . 𝐽𝐽2 . 𝑦𝑦2 𝑒𝑒𝑒𝑒 𝑍𝑍 sont donnés par la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Lorsque le compteur atteint l'état 3 (𝑦𝑦1 = 𝑦𝑦2 = 1) . 𝐾𝐾1 .19. Lorsque "x=1" le compteur commence à compter de "0" à "3". puis il se 94 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. bloque tant que "x=1". Lorsque "x" revient à "o", le comteur est remis à "0" et il attend le prochain niveau HAUT de "x" pour reprendre le comptage. 4) Table des états futurs et de sortie et diagramme des états. La structure donnée possède une variable d’entrée (x) et deux variables internes (y1 et y2), donc la matrice des états possèdera deux colonnes pour les états d’entrée et quatre lignes pour les états internes. En se référant aux chronogrammes précédants il est facile de les traduire sous forme de table des états (fig.19.3.) ou diagramme des états (fig.19.4.). Exercice N°20. Soit le système séquentiel de la fig.20.1. Ce système possède une entrée e, deux variables internes x et y et une sortie S. Il est réalisé à l'aide de mémoires explicites, en l'occurrence, des bascules J-K. 95 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 1) Equations des différentes fonctions. On a 5 équations. Quatre pour les entrées des bascules; 𝐽𝐽1 , 𝐾𝐾1 , 𝐽𝐽2 , 𝐾𝐾2 et une équation pour la sortie S. Ces équations peuvent être tirées directement du schéma. En effet on a: 𝐽𝐽1 = 𝑒𝑒𝑒𝑒 ; 2) 𝐾𝐾1 = 𝑒𝑒𝑦𝑦� ; 𝐽𝐽2 = 𝑒𝑒̅ ; 𝐾𝐾2 = 𝑥𝑥 ; 𝑆𝑆= 𝑥𝑥𝑦𝑦� Table des excitations secondaires de ce circuit. Pour dresser la table des états secondaires du circuit, il faut tout d'abord dresser les tables des entrées des bascules, puis les tables des transitions , ensuite la matrice assignée.. Ceci dit ceci fait. A partir des équations des entrées des bascules trouvées précédemment on dresse quatre tables de KARNAUGH de 8 cases chacune. La fig.20.2 donne la représentation des entrées des bascules. Les fig.20.3 et 20.5 donnent, respectivement, la matrice des transitions et la matrice assignée. 96 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercice N°21. a) Diagramme des phases de la structure logique qui permet de donner une sortie " S = 1" lorsque la somme des bits valant "1", dans une séquence d'entrée répétitive de 3 bits est 2. 97 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 1 0/0 1/0 1 1 0/0 1/0 1 0/0 0/0 1 1/0 0/0 1/0 1 1 1/1 1/1 0/0 0/1 1/0 b) Tables des transitions. Exercice N°22. Le problème posé est celui de la conception d'un compteur aléatoire et, plus précisément, celui d'un générateur de séquence, en l'occurrence la séquence suivante: 5, 1, 3, 2, 6, 4, 5, etc. 1) Détermination du nombre de bascules nécessaires (J-K ou D) et le bloc combinatoire. a) Nombre de bascules. 98 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Le nombre de bascules est donné par la relation 2𝑘𝑘 ≥ 𝑁𝑁 (où: k est le nombre de bascules et N représente le plus grand nombre dans la série donnée). Dans notre cas N=6 implique 2𝑘𝑘 ≥ 6 𝑑𝑑𝑑𝑑𝑑𝑑𝑑𝑑 𝑘𝑘 ≥ 3 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 23 = 8 ≥ 6 . Il nous faut, donc, trois bascules. Soient A, B et C ces trois bascules et 𝑄𝑄𝐴𝐴 , 𝑄𝑄𝐵𝐵 𝑒𝑒𝑒𝑒 𝑄𝑄𝐶𝐶 leurs sorties respectives. b) Détermination du bloc combinatoire. Etablissons, maintenant, la table des états de ce générateur en considérant 𝑄𝑄𝑋𝑋 comme état présent et 𝑄𝑄𝑋𝑋+ son état futur relatif à la sortie 𝑄𝑄 de la bascule X (X=A, B ou C). Il vient, donc, la table des états de la fig.22.1 et sa matrice assignée de la fig.22.2. Puisque l'état (000)2 est interdit pour le générateur, il faudra, à la mise sous tension, imposer un état futur appartenant à la séquence. Deux procédés sont possibles: 1er procédé: Imposer un état de la séquence (5, 1, 3, 2, 6, 4) en utilisant des circuits RC (voir exercice N°11) aux entrées asynchrones des bascules. 2ème procédé: Imposer un état futur appartenant à l'ensemble des {5, 1, 3, 2, 6, 4}, lorsque la combinaison interdite apparaît. Par exemple: Si l'état présent 𝑄𝑄𝐶𝐶 𝑄𝑄𝐵𝐵 𝑄𝑄𝐴𝐴 = 000 apparaît , il faudra imposer un état futur égal à 𝑄𝑄𝐶𝐶 + 𝑄𝑄𝐵𝐵+ 𝑄𝑄𝐴𝐴 + = 101 ⨁ 001 ⨁ 011 ⨁ 010 ⨁ 110 ⨁ 100. En remarquant que si on fixe deux variables la troisième peut être indifférente. L'état qui a été considéré, pour l'établissement de la matrice assignée de la fig.22.2, est X01. On aurait pu choisir l'un des états suivants: 01X, 10X, X10, ou bien 1X0. Le même raisonnement s'applique à l'état (111). L' état futur qui a été prévu est X01 (c’est-à-dire 1 ou 5; état appartenant à la séquence). 99 𝐽𝐽𝐵𝐵 .4. Les matrices des entrées 𝐽𝐽𝐶𝐶 .22.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.3. 𝐾𝐾𝐶𝐶 . 𝐽𝐽𝐴𝐴 𝑒𝑒𝑒𝑒 𝐾𝐾𝐴𝐴 sont données par la fig. et le logigramme correspondant par la fig.22.22. La table des transitions du générateur de séquences est donnée par la fig.5 100 . 𝐾𝐾𝐵𝐵 . x1 et x2 ses entrées et Z sa sortie.4 ���� 𝐽𝐽𝐶𝐶 = 𝑄𝑄 𝐴𝐴 . 𝐾𝐾𝐶𝐶 = 𝑄𝑄𝐴𝐴 . 𝐾𝐾𝐵𝐵 = 𝑄𝑄𝐶𝐶 . par exemple. Soient. 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐵𝐵 Exercice N°23. ���� 𝐽𝐽𝐵𝐵 = 𝑄𝑄 𝐶𝐶 𝑄𝑄𝐴𝐴 .22. ���� 𝐽𝐽𝐴𝐴 = 𝑄𝑄 𝐵𝐵 . dont il est question. Nous avons donc deux séquences d’entrée sur les canaux A et B – de la forme suivante: 101 . possède deux entrées et une sortie. Corrélateur de mots. Le système.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig. 1) Diagramme des états. à chaque étape du procédé pour chaque état. à moins que l’existence d’un état interne identique ne soit évidente. le trajet à travers le diagramme des états.10. 102 . (5.3).Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. et d’obtenir une sortie égale à «1» lorsque «A=B» (cas du dernier mot : «0001» de l’exemple ci-dessus). Par ailleurs. Il s’agit de comparer le premier mot de quatre bits du canal A au mot correspondant du canal B.23. il est judicieux de s’attacher à la séquence des entrées désirée (c’est-à-dire celle qui donne « 1 » à la sortie Z . Par ailleurs. Sortie (Z) : 0000 0000 0000 0000 0001 etc. 4 états internes différents. (8. Il faut se rappeler.11) uniquement. si le mot 0001 apparaissait sur les deux entrées. passerait par les états 3. Ce diagramme tient compte de toutes les combinaisons d’entrées possibles se présentant sur les deux canaux A et B. Pour des mots identiques. Par exemple. Ils peuvent être atteints à n’importe quel moment de la comparaison pour deux mots à 4 bits. Impulsion d’Horloge : 1234 1234 1234 1234 1234 etc. il faut noter que l’examen du mot de 4 bits nécessite. que chaque combinaison des variables d’entrées provoque l’évolution du système d’un état interne vers un autre état interne. c’est la raison pour laquelle on emprunte les trajets qui passent par les états 4. il résulte un diagramme qui passe par les états 1. (2. c’est-à-dire 00-01-10-11. et ainsi de suite. au moins.9. les mots ne peuvent plus être identiques et il faut attendre le mot suivant . 5. transitions représentées par les flèches doubles). 7 et 12. Canal B (variable x2 ) : 0001 1101 0011 1111 0001 etc. En établissant le diagramme des états.1 donne le diagramme des états du problème donné. partent de l’état initial 1. Canal A (variable x1 ) : 1101 1111 1000 1110 0001 etc.6). 8 et reviendrait à l’état 1. dès que l’on a des valeurs différentes de x1 et x2. La fig. à l’occasion. 10/ 0 01. Il existe. en effet. 103 . 9. 1 11/ 0 2 01.10/ 0 00/ 0 11/ 0 00÷11/ 0 11/ 0 00/ 0 8 9 00. il est presque impossible de ne pas introduire des états redondants lors de la conception .10/ 0 12 00. Diagramme des états 2. 10 et 11 sont équivalents sous toutes leurs formes .de même que les états (2.23.11/1 01.11/1 00. Si l’on observe bien la table des états.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.2. Dans le cas des systèmes logiques simples nous nous contenterons d’utiliser la table des implications.11/1 01.23. dans cet exemple.10/ 0 00÷11/ 0 fig.10/ 0 00/ 0 3 01. on remarque que cette méthode de définition du problème conduit à un redondants .Ainsi les états internes 8. Table des états.10/ 0 01. Dans un système complexe.1. on attribue nombre d’états plus d’états qu’il n’est nécessaire pour définir la fonction logique de sortie désiré .10/ 0 11/ 0 00/ 0 00÷11/ 0 11/ 0 00/ 0 5 7 6 01.11/1 01.8).3) et (5. La transcription du diagramme des états sous forme de table des états conduit à la fig. des algorithmes qui peuvent être employés pour minimiser les états de la table.10/ 0 11 10 00. fort heureusement.10/ 0 4 01. (8. (9.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Matrice des états réduite.3).2. ETATS INTERNES PRESENTS 1 2 3 4 5 6 7 8 9 10 11 12 ETATS D’ ENTREES 00 3 5 5 7 8 10 12 1 1 1 1 1 01 11 10 4 7 7 7 12 12 12 1 1 1 1 1 2 6 6 7 9 11 12 1 1 1 1 1 4 7 7 7 12 12 12 1 1 1 1 1 ETATS INTERNES FUTURS 00 0 0 0 0 0 0 0 1 1 1 1 0 01 11 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 10 0 0 0 0 0 0 0 0 0 0 0 0 ETATS DE SORTIE Fig.2 possède 12 états. Tables des états pour le corrélateur de mots.9).3 montre la table des implications et l’ensemble des classes de compatibles qui en résulte.23.11) et(5. (8. (10. il est nécessaire d’établir une table des implications ayant : 12! 2 𝐶𝐶12 = = 66 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 2! (12 − 2)! La fig.6).11).23. (9.11). 104 . 3. L’inspection de la table ci-dessus révèle que nous avons huit classes de compatibles : (2. (8. Puisque la table des états de la fig.23.10).10). Polygone des classes 105 .23.23. Les classes de compatibles maximales sont données par le polygone des classes de la fig.5. 2 3 11 5 10 9 8 6 Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.5. équivalent à lui-même.6.6)(7)(8.11) g=(12) 00 01 11 10 00 01 11 10 b d e f g a a c e e g g a a b d e f g a a c e e g g a a 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 ETATS INTERNES FUTURS ETATS DE SORTIE Fig.2. ETATS D’ ENTREES.10. est disjointe Remarque : Ce résultat est attendu.6.=(1)(2.10.23. La machine qui était décrite par 12 états internes ne compte plus que 7 états. 4 Matrice ordonnée.9.11. Cet ensemble M.8. décrite par un ensemble de classes de compatibles maximales incluant tous les états initiaux : M.10.3) c=(4) d=(5.6. (2. ETATS INTERNES PRESENTS a=(1) b=(2. Donc la matrice réduite ne comportera que 7 lignes au lieu de 12.9.6) e=(7) f=(8. Table des états réduite.11)(12) Notons qu’une classe de compatibles peut consister en un seul état. S=(1.4.6). 106 .9.11).S. puisque l’intersection de n’importe quelle paire de bloc de la fonction M. définit une partition de l’ensemble des états internes.3)(4)(5. Etude des adjacences.5.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.12).9. On Dénombre trois classes de compatibles maximales : (5.S. on aurait aboutit à un recouvrement au lieu d’une partition.3) et (8.7. Fig. La machine sera. donc.S.3. de classes de compatibles maximales.10.23. car le système est complètement spécifié. Si le système était incomplètement spécifié. 2ème règle : A deux états futurs qui suivent un état interne présent.23. c) (d) (e. ont les mêmes états futurs. d) et (f. La première règle nous impose les adjacences suivantes : ETATS PRESENTS ETATS FUTURS A RENDRE a b c d e f g ADJACENTS (b. g). g). d) Les états à rendre adjacents sont : (b. il faut attribuer un code adjacent. g) (a) (a) (b) (b. aux moins. d) et (f. la première doit avoir la priorité. S’il y a contradiction entre les deux règles. g) (g) (a) (a) Les états à rendre adjacents sont : (b. on choisit un code qui doit obéir aux deux règles suivantes : 1ère règle : Si deux états internes présents. c). et essayons de déterminer les adjacences à réaliser. (e. Pour satisfaire les exigences de la solution minimale. d) (e) (f. elle nous impose les adjacences suivantes : ETATS FUTURS ETATS PRESENTS A RENDRE ADJACENTS a b c d e f g (f. c) (e. Reportons nous à la fig. 107 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Quant à la deuxième règle. (e. c).6. ils doivent être rendus adjacents par l’assignement. 110. Ceci nous conduit à établir la table des adjacences de la fig.8. on peut choisir dans ces conditions un code qui devra respecter les adjacences définies précédemment.23. y2.8. y2. Puisqu’il s’agit d’une matrice à sept lignes.7.6 et en tenant compte des adjacences à réaliser. B3 pour coder ces sept états. 108 x1 x2 . il nous faudra donc trois bascules (trois variables internes y1. g les codes respectifs ci-après : 000. 010. 101. g) ont été réalisées en fonctions des variables internes y1. nous aboutissons à la matrice de la fig. f. y1 y2 y3 b c b c 0     a d e a e e a d e a f a g g g 0 0 0     a e e 1 0 0 0 0 0 1 0 0 0 0 0 a f a g 0 0 0 0 0 0 0 0 g g 0 0 0 0 Z Y1Y2Y3 Fig. b.23. c. (e.23. d) et (f. 100. Les deux règles étant en accord. c). (b. d.23. y3.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 011 et 111 (y1 est considérée comme la variable ayant le poids le plus fort et y3 le poids le plus faible). y3 représentant les sorties des trois bascules B1. e. B2.23.7 où les adjacences des états . Matrice des adjacences En réordonnant les lignes de la matrice de la fig. Matrice ordonnée. L’inspection de cette table montre qu’il faudra attribuer aux états a. y1 y2 y3 a b c e - f g d Fig. Matrices et expressions logiques des entrées des bascules. J2.23. 5. a) S’il s’agit de matérialiser le système à l’aide des bascules J-K .9 Matrice des transitions des bascules B1B2B3 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. par T1 si Q passe de « 0 » à « 1 » et par T0 si Q passe de « 1 » à « 0 ». J-K ou D. b.9 a été obtenue.10 a. d. Z 6. f et g. K3 dont les tables de KARNAUGH sont données par les fig.23. Elle s’obtient à partir de la matrice des états précédente.23. par S1 si Q reste à « 1 ». J3. e. K2. R-S. les expressions à déterminer sont celles des entrées J1. L’établissement des tables de KARNAUGH des entrées des différentes bascules se fera à l’instar des systèmes asynchrones et conformément à la table des transitions de la bascule considérée. en considérant l’état présent et l’état futur de chaque bascule et en remplaçant l’état futur par la transition S0 si la sortie Q reste à " 0 " . K1. x1 x2 x1 x2 S0T1S0 T1T1S0 S0T1S0 T1T1S0 y1 y2 y3 0 0 0 0         S0T0T0 T1T0 T1 S1T0S0 T0T0 T0 T0T1S1 S0T0T0 T1T0S0 S1T0S0 T0T0 T0 S1T1S1 S0T0T0 T1T0 T1 S1T0S0 T0T0 T0 T0T1S1 S0T0T0 T1T0S0 S1T0S0 T0T0 T0 S1T1S1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 S1T1T1 S1T1T1 S1T1T1 S1T1T1 0 0 0 0 Y1 Y2 Y3 Fig. 109 . c. C’est ainsi que la matrice de la fig. Matrice des transitions. Fig.10.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Matrices des excitations des entrées des bascules J-K. 110 .23. 9. En se reportant à la fig. D2 et D3 dont les tables de KARNAUGH sont données par les fig. 𝐽𝐽3 = 𝑦𝑦�1 𝑦𝑦2 + 𝑦𝑦1 𝑦𝑦�2 (𝑥𝑥 1 ⨁𝑥𝑥2 ) ��������� 𝐾𝐾1 = 𝑦𝑦3 (𝑦𝑦2 + (𝑥𝑥 1 ⨁𝑥𝑥2 )).23.23. 𝐾𝐾2 = 1. Les différents bouclages nous conduisent aux équations suivantes : ��������� 𝐽𝐽1 = 𝑦𝑦�3 (𝑦𝑦2 + (𝑥𝑥1 ⨁𝑥𝑥2 ) ).11 a. 𝐷𝐷1 = 𝑦𝑦�2 + 𝑦𝑦�1 𝑦𝑦�3 (𝑥𝑥1 ⨁𝑥𝑥2). Les différents bouclages nous conduisent aux expressions logiques ci-dessous : ��������� 𝐷𝐷1 = 𝑦𝑦�1 𝑦𝑦3 + 𝑦𝑦�2 (𝑥𝑥1 ⨁𝑥𝑥2) + 𝑦𝑦2 𝑦𝑦�3 (𝑥𝑥 1 ⨁𝑥𝑥2) . les expressions à déterminer sont celles des entrées D1. il est facile d’extraire de la matrice de sortie la fonction Z. 𝐾𝐾3 = 𝑦𝑦2 Pour la fonction de sortie Z . b et c. ��������� 𝐷𝐷3 = 𝑦𝑦1 𝑦𝑦�2 + 𝑦𝑦�1 𝑦𝑦2 𝑦𝑦�3 (𝑥𝑥 1 ⨁𝑥𝑥2 ) 111 . 𝐽𝐽2 = 1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. L’expression logique de cette dernière est: ��������� 𝑍𝑍 = 𝑦𝑦�1 𝑦𝑦3 (𝑥𝑥 1 ⨁𝑥𝑥2 ) b) S’il s’agit de matérialiser le système à l’aide de bascules D. Cette entrée reçoit une information série de longueur indéterminée. 0/0 x/S 0/0 1 1/0 1/0 2 0/0 3 1/1 4 1/0 0/0 Diagramme des états pour la reconnaisance de 101. Logigramme à l’aide de bascules J-K.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercice N°24. "101" (5 en décimal). a) Diagramme des états. Ensuite ce diagramme sera traduit sous forme de table des états et ainsi de suite. La première étape consiste à déterminer l'ensemble des états du système en établissant le diagramme des états correspondant. en l'occurrence. Tout ceci est montré dans ce qui suit. La structure devant analyser cette information doit reconnaître une séquence bien déterminée. 7. Le système à synthétiser est un système à une entrée "x" et une sortie "S". 112 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. f) Equations des entrées des bascules. Bascules R-S. 𝑆𝑆1 = 𝑥𝑥̅ 𝑦𝑦�1 𝑦𝑦2 �����2 𝑅𝑅1 = 𝑦𝑦1 𝑥𝑥𝑦𝑦 𝑆𝑆2 = 𝑥𝑥𝑦𝑦�2 𝑆𝑆2 = 𝑦𝑦1 𝑦𝑦2 Bascules J-K . 𝐽𝐽1 = 𝑥𝑥̅ 𝑦𝑦2 𝐾𝐾1 = 𝑥𝑥𝑦𝑦 �����2 𝐽𝐽2 = 𝑥𝑥 𝐾𝐾2 = 𝑦𝑦1 Logigramme. 113 Bascule D. 𝐷𝐷1 = 𝑥𝑥̅ 𝑦𝑦�1 𝑦𝑦2 + 𝑥𝑥𝑦𝑦1 𝑦𝑦2 𝐷𝐷2 = 𝑦𝑦�1 𝑦𝑦2 + 𝑥𝑥𝑦𝑦�2 𝑆𝑆 = 𝑥𝑥𝑦𝑦1 𝑦𝑦2 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercice N°25. Considérons les chronogrammes de la fig.25.1 ou les signaux A, B et C sont déphasés, entre eux, de 𝜋𝜋/3. A t B t C t Fig.25.1 1) Concevoir un circuit séquentiel capable de générer ces trois signaux en respectant les différents déphasages revient, tout simplement à concevoir un générateur de séquences synchrone dont les états sont imposés par les chronogrammes ci-dessus. Si nous analysons les chronogrammes donnés, on constate que la série de nombre à générer est : 1,3,7,6,4,0,1,etc. (si nous considérons que A comme le BLMS et C le BLPS) ou bien la série : 4,6,7,3,1,0,4, etc (si nous considérons que A comme le BLPS et C le BLMS). Connaissant la série de nombre à générer, il faut déterminer le nombre de bascules nécessaires puis établir la table des états du générateur de séquences. 114 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. a) Nombre de bascules. Si N est le nombre le plus grand de la séquence à générer, le nombre "k" de bascules est donné par :2𝑘𝑘 ≥ 𝑁𝑁. Dans notre cas N=7 donc = 𝑙𝑙𝑙𝑙𝑙𝑙7 ∕ 𝑙𝑙𝑙𝑙𝑙𝑙2 = 2,8 . Comme k est un entier on prendra k=3. Par conséquent il nous faut trois bascules. Soient A, B et C ces bascules dont les entrées pour A sont 𝐽𝐽𝐴𝐴 𝑒𝑒𝑒𝑒 𝐾𝐾𝐴𝐴 ; 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝐵𝐵 ∶ 𝐽𝐽𝐵𝐵 𝑒𝑒𝑒𝑒 𝐾𝐾𝐵𝐵 ; 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝐶𝐶 ∶ 𝐽𝐽𝐶𝐶 𝑒𝑒𝑒𝑒 𝐾𝐾𝐶𝐶 . Leurs sorties normales seront désignées, respectivement, par 𝑄𝑄𝐴𝐴 , 𝑄𝑄𝐵𝐵 𝑒𝑒𝑒𝑒 𝑄𝑄𝐶𝐶 . b) Table des états. Etablissant, maintenant, la table des états de cette structure séquentielle en considérant 𝑄𝑄𝑋𝑋 comme " état présent" et 𝑄𝑄𝑋𝑋+ comme " état futur" de la bascule X ( X= A,B ou C). Il vient, donc, la table des états assignée de la fig.25.2.( 1er cas) ou fig.25.3( 2ème cas). Théoriquement les états (010)2=(2)10 et (101)2=(5)10 sont interdits pour le générateur, mais en pratique ils risquent d'apparaître à la mise sous tension. Pour éviter un blocage du générateur de séquence ou une séquence indésirable, à 115 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. la mise sous tension, il faudra imposer un état futur appartenant à l'ensemble (001,011,111,110,100,000) lorsque l'une des deux combinaisons( 010 ou 101) apparaît. On remarque que si on fixe deux variables la troisième peut être indifférente. Les états futurs qui peuvent être considérés pour les états interdits présents doivent appartenir à l'ensemble {00X,11X,0X1,1X0,X00,X11). Nous choisirons l'état futur 1X0 pour l'état interdit présent 010 et 00X pour 101. Choix qui donnent des expressions simples. Finalement, la table des états assignée prend la forme définitive de la fig.25.4. et celle des transitions est donnée par la fig.25.5. Les fig.25.6 et 25.7 donnent celles des entrées des bascules. Fig.25.6 116 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig.25.7 2) Logigramme. 3) Pour imposer l'état 100 au générateur (c'est-à-dire mettre 𝑄𝑄𝐴𝐴 = 1; 𝑄𝑄𝐵𝐵 = 0 𝑒𝑒𝑒𝑒 𝑄𝑄𝐶𝐶 = 0) , il faut utiliser les entrées asynchrones (Preset et Clear) en conjonction avec un circuit RC à l'instar de la fig.22.5 de l'exercice N°22. L'initiative est laissée au lecteur de placer le circuit RC au bon endroit. Exercice N°26. Pour ce problème nous donnons le diagramme des états et nous laissons la suite à l'initiative du lecteur. Le schéma synoptique est donné par la fig.26.1 et le diagramme par la fig.26.2. Il est demandé au lecteur d’établir, tout d’abord, la table des états ensuite de la réduire afin de minimiser la structure. 117 6. Lorsque le signal "z" passe de "0" à "1". 118 . 27. Cette table est constituée de deux lignes. par conséquent nous aurons besoin d'une seule bascule.et 27. lorsque "z" passe de "1" à "0" une deuxième impulsion est générée en sortie. Exercice N°27. Détection des fronts d'un signal.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Soit "x" sa sortie et " Dx" son entrée. mais sur la sortie "FS».27.4. Et.2. donc. Les matrices assignée. Le circuit séquentiel à synthétiser est doté d'une seule entrée "z" et de deux sorties DS (début de signal) et FS (Fin de signal). Le diagramme et la table des états sont donnés par les fig. des transitions et des sorties "DS" et "FS" sont données par les fig. alors une impulsion est générée sur "DS".3.1. elle est codable par une seule variable interne et. 27. Notre choix se portera sur la bascule "D».27.5 et 27. 7. Les expressions logiques des différentes fonctions sont: 𝐷𝐷𝑥𝑥 = 𝑧𝑧 . La bascule X reçoit la même horloge que la bascule Y.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝐷𝐷𝐷𝐷 = 𝑧𝑧𝑥𝑥̅ . Une bascule Y mémorise d'abord le signal. 119 . de façon à éviter les aléas. 𝐹𝐹𝐹𝐹 = 𝑧𝑧̅𝑥𝑥 Nous obtenons le logigramme de la fig.27. L'entrée "D" de la bascule "X" reçoit. ce qui perturbe le fonctionnement des circuits utilisant "FS" et "DS" dans le cas des durées trop faibles. donc.et 28. Ne plus synchroniser le signal "z". directement le signal "z". Cette table est constituée de quatre lignes.28.28. alors. Exercice N°28. Les diagrammes des figures ci-dessous montrent les fonctions "FS" et "DS". revient à supprimer la bascule "Y". 120 . Les matrices assignée.2. elle est codable par deux variables internes et. de durées variables.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Soient "X" et "Y" ces bascules. Circuit de filtrage logique Le circuit séquentiel à synthétiser est semblable au précédent à la seule différence que le signal utile est parasité. par conséquent nous aurons besoin de deux bascules sans compter la bascule de synchronisation. Le diagramme et la table des états sont donnés par les fig. Une entrée "z" et deux sorties DS (début de signal) et FS (Fin de signal) seront prévues pour ce système les conditions de fonctionnement seront formulées comme suit: Le signal "z" est déclaré stable s'il est identique au moins deux fois de suite.1.3. Nous matérialiserons le logigramme à l'aide de bascules "J-K" puis à l'aide de la bascule "D" . des transitions et des sorties "DS" et "FS" sont données par les fig. 𝐾𝐾𝑥𝑥 . Nous matérialiserons la structure séquentielle à l'aide des bascules "J-K" puis"D". 𝐽𝐽𝑦𝑦 𝑒𝑒𝑒𝑒 𝐾𝐾𝑦𝑦 sont données par les fig. 28.4 et 121 .28. Nous établirons les matrices des entrées des bascules J-K celles des bascules "D" peuvent être tirées directement de la matrice des transitions en bouclant les transitions S1 et T1.5 Les matrices des entrées 𝐽𝐽𝑥𝑥 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝐾𝐾𝑥𝑥 . 𝐷𝐷𝐷𝐷 = 𝑥𝑥̅ 𝑦𝑦𝑦𝑦 122 . Les différents bouclages donnent pour 𝐽𝐽𝑥𝑥 . 𝐾𝐾𝑥𝑥 = 𝑦𝑦�𝑧𝑧̅ . 𝐾𝐾𝑦𝑦 = 𝑧𝑧̅ Celles des entrées "D" sont données par les équations: 𝐷𝐷𝑥𝑥 = (𝑥𝑥 + 𝑦𝑦)𝑧𝑧 + 𝑥𝑥𝑥𝑥 . 𝐽𝐽𝑦𝑦 = 𝑧𝑧 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝐽𝐽𝑦𝑦 𝑒𝑒𝑒𝑒 𝐾𝐾𝑦𝑦 les équations suivantes: 𝐽𝐽𝑥𝑥 = 𝑦𝑦𝑦𝑦 . 𝐷𝐷𝑦𝑦 = 𝑧𝑧 Et celles des sorties par : 𝐹𝐹𝐹𝐹 = 𝑥𝑥̅ 𝑦𝑦�𝑧𝑧 . 123 .6 et 28. Ceci nous fait aboutir aux circuits des fig.28. et pour 𝐾𝐾𝑥𝑥 le terme 𝑥𝑥̅ 𝑦𝑦�𝑧𝑧 d'où 𝐾𝐾𝑥𝑥 = 𝑥𝑥̅ 𝑦𝑦�𝑧𝑧. Il en est de même pour 𝐷𝐷𝑥𝑥 = (𝑥𝑥 + 𝑦𝑦)𝑧𝑧 + 𝑥𝑥𝑥𝑥 qui est égale aussi à: 𝐷𝐷𝑥𝑥 = 𝑧𝑧𝑧𝑧 + 𝑥𝑥𝑥𝑥 + 𝑥𝑥̅ 𝑦𝑦𝑦𝑦 c'est-à-dire: 𝐷𝐷𝑥𝑥 = 𝑧𝑧𝑧𝑧 + 𝑥𝑥𝑥𝑥 + 𝐷𝐷𝐷𝐷.7 réalisés à l'aide de bascules »D » et des portes NAND. On peut prendre pour 𝐽𝐽𝑥𝑥 le terme 𝑥𝑥̅ 𝑦𝑦𝑦𝑦 d'où : 𝐽𝐽𝑥𝑥 = 𝑥𝑥̅ 𝑦𝑦𝑦𝑦 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑥𝑥𝑥𝑥 = 01 ⇒ 𝑑𝑑é𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛 ∶ 3. 𝑥𝑥𝑥𝑥 = 11 ⇒ 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖𝑖 ∶ 1. Ceci nous conduit à la table des états de la fig. Elle est donnée par la fig. 𝑄𝑄𝐵𝐵+ ses sorties. Exercice N°29.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑥𝑥 𝑒𝑒𝑒𝑒 𝑦𝑦 seront les entrées de la table et 𝑄𝑄𝐴𝐴+ . de décompter de 3 à 0. le nombre de bascule k est donné par la relation: 2𝑘𝑘 ≥ 3. de compter de façon paire et impaire il est nécessaire de disposer de deux bascules.3.2.2.2. Ceci implique que k=2. 124 .29. où 𝑄𝑄𝐴𝐴 . 𝑥𝑥𝑥𝑥 = 10 ⇒ 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 ∶ 0.29. D' après les énoncés les variables "x" et "y" seront utlisées pour différentier les différents modes de fonctionnement comme suit: 𝑥𝑥𝑥𝑥 = 00 ⇒ 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛𝑛 ∶ 0.29.2. 𝑄𝑄𝐵𝐵 .3. En effet.1 Cette table des états peut prendre la forme de la fig.1.3. Soient A et B ces deux bascules dont les sorties seront dénommées 𝑄𝑄𝐴𝐴 𝑒𝑒𝑒𝑒 𝑄𝑄𝐵𝐵 .1. Compteur programmable Pour concevoir un compteur qui peut compter de 0 à 3. La table des transitions du compteur est immédiate.0. 𝐾𝐾𝐵𝐵 = 𝑥𝑥̅ 𝑄𝑄𝐵𝐵 + 𝑦𝑦�𝑄𝑄𝐵𝐵 Si ce sont des bascules "D" qui sont utilisées. 𝐷𝐷𝐵𝐵 = 𝑥𝑥̅ 𝑄𝑄�𝐵𝐵 + 𝑥𝑥𝑥𝑥 Et le circuit qui.29.4 et leurs expressions logiques par les relations suivantes: 𝐽𝐽𝐴𝐴 = 𝐾𝐾𝐴𝐴 = 𝑥𝑥 + 𝑦𝑦𝑄𝑄�𝐵𝐵 + 𝑦𝑦�𝑄𝑄𝐵𝐵 = 𝑥𝑥 + 𝑦𝑦⨁𝑄𝑄𝐵𝐵 . Les matrices des entrées 𝐽𝐽𝐴𝐴 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝐾𝐾𝐴𝐴 .5. 𝐽𝐽𝐵𝐵 = 𝑥𝑥̅ + 𝑦𝑦. a permit la simulation du circuit est donné par la fig. alors. 125 .29. les équations qui régissent leurs entrées sont données par : 𝐷𝐷𝐴𝐴 = 𝑥𝑥̅ [𝑦𝑦⨁(���������� 𝑄𝑄𝐴𝐴 ⨁𝑄𝑄𝐵𝐵 )] + 𝑥𝑥𝑄𝑄�𝐴𝐴 . 𝐽𝐽𝐵𝐵 𝑒𝑒𝑒𝑒 𝐾𝐾𝐵𝐵 sont données par la fig. 1.2 126 . Le problème posé est celui d'un système ayant deux entrées (R et S) et une sortie (F) dont le fonctionnement est résumé dans les lignes qui suivent: Pour: 𝑅𝑅 = 𝑆𝑆 = 0 ⇒ 𝐹𝐹 = 0 𝑅𝑅 = 0.30.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercice N°30. S'il en est ainsi le diagramme des phases de cet élément mémoire est donné par la fig.30. 𝑆𝑆 = 1 ⇒ 𝐹𝐹 = 1 𝑅𝑅 = 𝑆𝑆 = 0 ⇒ 𝐹𝐹 = 1 𝑅𝑅 = 1. donc la matrice primitive des phases correspondante comportera quatre lignes et quatre colonnes auxquelles sera juxtaposée la matrice de sortie ayant une colonne et quatre lignes comme l'indique la fig. Inverseur sans rebondissements. Il est décrit par quatre états. 𝑆𝑆 = 0 ⇒ 𝐹𝐹 = 0 𝑅𝑅 = 𝑆𝑆 = 0 ⇒ 𝐹𝐹 = 0 Il apparaît clairement que ces conditions de fonctionnement montrent qu'il s'agit de la synthèse de la bascule R-S. En effet les lignes 1 et 4 sont fusionnables entre elles. Comme la matrice réduite fusionnée possède deux lignes. Par contre certaines lignes peuvent se fusionner pour réduire le nombre de lignes de cette dernière. donc la matrice réduite est la même que la matrice primitive. Si nous désignons par "x" cette variable. Le polygone de fusionnement et la matrice réduite fusionnée sont donnés par les fig.30.30. une variable interne est nécessaire pour son codage.5 et la matrice de la fonction de sortie par la fig.3 et 30. 127 .6. la matrice assignée de la fonction secondaire est donnée par la fig.30. alors. La matrice primitive fait apparaître quatre états incompatibles.4. Il en est de même pour les lignes 2 et 3.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑹𝑹 𝑿𝑿 = 𝑭𝑭 = 𝑺𝑺 + 𝑹𝑹 Les logigrammes de ces deux formes sont donnés par les fig.1. Exercice N0 31. 1°) Graphe de transfert.30.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.7 et 30. 128 . alors on a l'expression suivante: ������� ��������� � ���� � 𝒙𝒙 � 𝒙𝒙 = 𝑺𝑺. donc la matrice primitive aura autant de colonnes qu’il y a d’états d’entrées et de fonctions de sortie réunies et autant de lignes qu’il y a d’états internes.8.S31. S31. Les équations de X et de F sont les mêmes et exprimées par : � 𝒙𝒙 𝑿𝑿 = 𝑭𝑭 = 𝑺𝑺 + 𝑹𝑹 Si nous voulons l'exprimer à l'aide de portes NAND. C’est-à-dire une matrice à 14 lignes et 6 colonnes (fig.2a). Le système possède 14 états internes. La traduction des conditions de fonctionnement nous fait aboutir au graphe de fluence de la fig. S31. Comme la matrice primitive peut faire apparaître des états équivalents.2 129 .2b donne la table des implications de la matrice précédente. il est tout à fait légitime d’établir la table des implications afin de déterminer les classes de compatibles maximales.1.S31. Fig. a)Matrice primitive b ) Table des implications Fig.S31.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. La fig. b.S31. Ceci n’exclue pas que les 14 états ne peuvent pas être réduits.S31. Soient x. il apparaît deux fusionnements possibles : F1=(1.11)(4.9)(2.11)(4. Si nous adoptons le fusionnement F2 . On remarque que tous les états sont incompatibles. d.7) F2=(1.8)(14) Fig.S31.13)(8. e et f 130 .10)(3.3b.3. Pour contourner les courses critiques nous devons réaliser les adjacences suivantes : La matrice fusionnée fait apparaître huit lignes. la matrice fusionnée correspondante est celle de la fig. c.9)(2.3a).12)(5. y et z. y et z ces variables. Pour faire la distinction entre ces huit lignes il faudra trois variables internes.7. En effet si on établie le polygone de fusionnement (fig.14)(6. La matrice réduite est identique à la matrice primitive. Pour réaliser les adjacences précédentes il faudra établir une matrice à 8 cases dont les entrées sont x.13)(6. Nous y placerons les lignes a.10)(3.12)(5.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Les matrices correspondant à ces fonctions sont données par les fig. secondaires et de sortie. maintenant.5 131 .S31. Ceci étant.S31. de manière à respecter les adjacences qui ont été définies auparavant.5 (fonctions internes) et S31. on obtient le codage et la matrice ordonnée des fig. Il reste.6 (fonctions de sortie).4a et 4b.4 Matrices des fonctions secondaires Fig.S31. à assigner la matrice ordonnée puis de déterminer les expressions logiques des différentes fonctions .S31. Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. nous obtenons les matrices des transitions de chaque bascule (Fig. Rz. Fig.Y et Z : 𝑿𝑿 = (𝒙𝒙 + 𝒚𝒚)(𝒎𝒎 + 𝒙𝒙)(𝒎𝒎 + 𝒏𝒏 + 𝒚𝒚 + 𝒛𝒛) 𝒀𝒀 = 𝒎𝒎𝒎𝒎 + 𝒎𝒎 � 𝒙𝒙 �𝒛𝒛 + (𝒏𝒏 �𝒚𝒚 + 𝒎𝒎𝒎𝒎)𝒛𝒛� 𝒁𝒁 = 𝒎𝒎𝒙𝒙 � + (𝒚𝒚 + 𝒎𝒎 � )𝒛𝒛 Matrices des fonctions de sortie. Sz.6.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. A partir de la matrice assignée. Pour extraire les expressions des entrées Sx . Rx. Kx.7). Ky. Expressions logiques de L et H : � + 𝒎𝒎𝒎𝒎𝒚𝒚𝒚𝒚 ���� = 𝒎𝒎 � + 𝑯𝑯 𝑳𝑳 = 𝒎𝒎 + 𝒙𝒙𝒚𝒚𝒚𝒚 ���� = 𝒎𝒎 𝑯𝑯 = 𝒎𝒎𝒎𝒎𝒚𝒚𝒚𝒚 ���� Matérialisation à l’aide de bascules RS asynchrones. Jy. Expressions logiques de X. Jx.S31. Jz et Kz il faut procéder comme suit : 132 .S31. Ry. Sy. y. Pour les expressions des entrées Ri ( i=x.S31. y et z Si nous utilisons des bascules J-K pour la matérialisation de la structure. Pour les expressions des entrées Si ( i=x.S31.z) il faudra boucler les transitions T0 (obligatoires) avec les transitions S0 (facultatives) pour obtenir un regroupement important (bouclage bleu sur la fig. Matrices des entrées des bascules x. Fig. . 133 .S31.z) il faudra boucler les transitions T1 (obligatoires) avec les transitions S1 et T0 (facultatives) pour obtenir un regroupement important (bouclage rouge sur la fig.y.S31. alors les bouclages seront obtenus de la manière suivante : Pour les expressions des entrées Ji ( i=x.z) il faudra boucler les transitions T1 (obligatoires) avec les transitions S1 (facultatives) pour obtenir un regroupement important (bouclage rouge sur la fig.7).7).7).y.7.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. S32. sa table de vérité comportera.1.1).32 1) Table de vérité. Ceci se traduit explicitement par : 134 . Exercice N°. Nous invitons le lecteur à réaliser le logigramme correspondant aux équations trouvées en utilisant les deux types de bascules R-S et J-K. Les valeurs logiques de la sortie Y seront déduites à partir du logigramme . mais le bloc combinatoire sera plus volumineux. Fig. On aurait pu matérialiser la structure à l’aide de bascule « D ». au total.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.7).y. mi est le minterme d’ordre i.1.S32. présente un circuit ayant trois entrées et une sortie. Pour les expressions des entrées Ki ( i=x. de la page 32. quatre colonnes et 23 =8 lignes.z) il faudra boucler les transitions T0 (obligatoires) avec les transitions S0 et T1 (facultatives) pour obtenir un regroupement important (bouclage bleu sur la fig. La fig. (Fig. Donc. Table de vérité L’expression de Y est donnée par la formule suivante : 𝑌𝑌 = ∑70 𝑚𝑚𝑖𝑖 𝑌𝑌 ( 𝑚𝑚𝑖𝑖 ).S31. +0 𝑦𝑦𝑛𝑛 … 𝒀𝒀𝒏𝒏 = 𝑥𝑥̅ 2𝑛𝑛−1 𝑦𝑦1 + 0𝑦𝑦2 + 0𝑦𝑦3 + 0𝑦𝑦4 +. . . +0 𝑦𝑦𝑛𝑛 𝒀𝒀𝟐𝟐 = 0𝑦𝑦1 + 𝑥𝑥̅ 3 𝑦𝑦2 + 𝑥𝑥̅ 3 𝑦𝑦3 + 0 𝑦𝑦4 +. . celles qui sont en rouge la contre réaction externe. . En rebaptisant Y par 𝑌𝑌𝑛𝑛 et 𝑥𝑥3 par 𝑦𝑦𝑛𝑛 . a) Expressions des sorties 𝑌𝑌𝑖𝑖 . . . le circuit de la fig. . . . . 0 0 . .4. +0 𝑦𝑦𝑛𝑛 𝒀𝒀𝟑𝟑 = 0 𝑦𝑦1 + 0 𝑦𝑦2 + 𝑥𝑥̅ 5 + 𝑥𝑥̅ 5 𝑦𝑦4 +. . . 𝑦𝑦𝑛𝑛 Y= Ay Si n=4 la matrice va prendre la forme ci-après : 135 . . . l’équation trouvé en 1 peut se reécrire de la manière suivante : � 𝟏𝟏(𝒙𝒙𝟐𝟐 + 𝒚𝒚𝒏𝒏 ) 𝒀𝒀𝒏𝒏 = 𝒙𝒙 3) Considérons. . +𝑥𝑥̅2𝑛𝑛−1 𝑦𝑦𝑛𝑛 Ceci nous conduit à l’écriture suivante : 𝑥𝑥̅1 𝑥𝑥̅1 𝑌𝑌1 𝑌𝑌 0 𝑥𝑥̅ 3 � 2� = � . . 𝑥𝑥̅ 2𝑛𝑛−1 Ou bien sous forme contractée : 𝑦𝑦1 𝑦𝑦 � � 2� . . . maintenant. . . . En effet les équations précédentes peuvent se mettre sous la forme suivante.2.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. il est aisé d’écrire son expression logique. 𝑥𝑥̅ 2𝑛𝑛−1 0 𝑌𝑌𝑛𝑛 0 00 0 𝑥𝑥̅ 3 0 0 0 . en faisant apparaître toutes les variables 𝒚𝒚𝒊𝒊 dans toutes les équations: 𝒀𝒀𝟏𝟏 = 𝑥𝑥̅1 𝑦𝑦1 + 𝑥𝑥̅1 𝑦𝑦2 + 0 𝑦𝑦3 + 0 𝑦𝑦4 +. Cet ensemble d’équations représente un système ayant n équation à n inconnues. 𝒀𝒀 = 𝒎𝒎𝟐𝟐 + 𝒎𝒎𝟒𝟒 + 𝒎𝒎𝟔𝟔 = 𝒙𝒙 �𝟑𝟑 𝒙𝒙𝟐𝟐 𝒙𝒙 �𝟏𝟏 + 𝒙𝒙𝟑𝟑 𝒙𝒙 �𝟐𝟐 𝒙𝒙 �𝟏𝟏 + 𝒙𝒙𝟑𝟑 𝒙𝒙𝟐𝟐 𝒙𝒙 �𝟏𝟏 = 𝒙𝒙 �𝟏𝟏 (𝒙𝒙𝟐𝟐 + 𝒙𝒙𝟑𝟑 ) 2) Si on considère le circuit de la fig. . 0 0 0 0. . 𝒀𝒀𝟏𝟏 = 𝒙𝒙 �𝟏𝟏(𝒚𝒚𝟐𝟐 + 𝒚𝒚𝟏𝟏 ) �𝟑𝟑(𝒚𝒚𝟑𝟑 + 𝒚𝒚𝟐𝟐 ) 𝒀𝒀𝟐𝟐 = 𝒙𝒙 �𝟓𝟓(𝒚𝒚𝟒𝟒 + 𝒚𝒚𝟑𝟑 ) 𝒀𝒀𝟑𝟑 = 𝒙𝒙 … 𝒀𝒀𝒏𝒏 = 𝒙𝒙 �𝟐𝟐𝟐𝟐−𝟏𝟏(𝒚𝒚𝟏𝟏 + 𝒚𝒚𝒏𝒏 ) Les 𝒚𝒚𝒊𝒊 en bleu représentent la contre réaction interne. . Il peut être mis sous forme matricielle. 3. 𝑌𝑌 2 = � 1 0 0 0 1 1 1 0 1 1 136 0 1 1 0 0 0 0 0 0 1 �. Lorsque les variables 𝑥𝑥1 . b) Calcul des états futurs Yi lorsque l’état initial est y=[0 0 01] T. Fig. 𝑥𝑥3 . � � = � � .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.2 Tandis que la fig.2 Fig.3 donne le logigramme relatif au synoptique précédent. 𝑥𝑥5 .S32.� � = � � 1 1 1 1 1 1 . 𝑒𝑒𝑒𝑒 𝑥𝑥7 sont toutes à « 0 » la matrice A devient : 1 1 0 0 0 1 1 0 0 0 � 1 1 1 0 𝑌𝑌 1 = � 0 1 1 1 0 0 0 1 1 0 1 0 𝐴𝐴 = � 0 1 Les différents états futurs seront calculés par la formule :𝑌𝑌 𝑖𝑖 = 𝐴𝐴𝑦𝑦 𝑖𝑖 0 1 1 0 0 0 0 1 0 0 � . �𝟏𝟏 𝒙𝒙 0 𝐴𝐴 = � 0 �𝟕𝟕 𝒙𝒙 �𝟏𝟏 𝒙𝒙 �𝟑𝟑 𝒙𝒙 0 0 0 0 �𝟑𝟑 0 𝒙𝒙 � 𝒙𝒙𝟓𝟓 �𝟓𝟓 � 𝒙𝒙 𝒙𝒙𝟕𝟕 0 � Et le synoptique correspondant est celui de la fig.S32.S32.S32. 𝑥𝑥3 . On remarque tous les 𝑌𝑌𝑖𝑖 s’annulent sauf 𝑌𝑌4 .� � = � � 0 0 0 1 1 1 . 0 0 𝑌𝑌 1 = � 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 � . � � = � � . Ce qui nous donne les états futurs suivants. 1 0 𝑌𝑌 3 = � 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 0 1 1 1 � .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝑥𝑥5 𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠 1 𝑒𝑒𝑒𝑒 𝑥𝑥7 = 0. les autres sont instables car leurs états internes présents sont différents à leurs états futurs. 𝑌𝑌 4 = � 1 0 0 1 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 �. c) Maintenant 𝑥𝑥1 . � � = � � .� � = � � 1 1 1 1 1 1 Seul l’état 𝑌𝑌 4 est stable. 𝑌𝑌 2 = � 0 0 0 1 0 1 1 0 1 1 137 0 0 0 0 0 0 0 0 0 0 �. L’état interne initial dans lequel se trouve le système est y=[1 1 1 1] T. Choix des variables d'entrée et des fonctions de sortie. g et d. La fig. g mg/AV 1 2 10 mg 9 m/A g/AV 3 6 8 5 7 m/AV md/ A d/AR 4 Fig. S1. L’énoncé de la page 27 en conjonction avec la fig.1 révèlent que le processus industriel est constitué du chariot. Diagramme des phases de La commande d’un chariot à retour automatique. m Structure De Commande Processus AV Industriel AR Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.2 donne la traduction des conditions de fonctionnement sous forme de diagrammes. Les grandeurs de sortie seront représentées par AV (marche avant) et AR (marche arrière). SOLUTION DES PROBLEMES Problème N°1: Commande d'un chariot à retour automatique.1.S1.2. 138 .S1. Le schéma fonctionnel est donné par la fig. d’un moteur à deux sens de rotation et des microcontacts g et d. Ces deux grandeurs vont actionner le moteur à deux sens de rotation.S1. 1.1.1 Schéma fonctionnel 2.Schéma fonctionnel. Dans ces conditions les variables d’entrée sont m. Diagramme des phases (ou graphe de transfert). Ainsi pour que deux états stables soient équivalents. Elle aura autant de colonnes qu’elle a d’états d’entrée. Il faut noter ici qu’un état stable est défini par deux états : l’état d’entrée et l’état interne. Matrice primitive des phases (ou table de fluence primitive). Matrice primitive des phases. La machine sera décrite par les classes de compatibles maximales suivantes: M. En tenant compte de cette remarque.3.S1. C’est la transposition sous forme de tableau du graphe de transfert. Le nombre de lignes de la table primitive sera égal au nombre d’états stables. 4. la matrice réduite est identique à la matrice primitive. ils doivent se trouver tous deux dans la même colonne de la matrice primitive des phases. A cette matrice sera annexé un tableau qui fera ressortir les états des fonctions de sortie pour chacun des états stables ( fig. Fig.).= (1)(2)(3)(4)(5)(6)(7)(8)(9)(10) 139 .S. il est aisé de constater que tous les états sont distincts et. Matrice réduite.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. par conséquent.3.S1. 3. Fig. Matrice réduite fusionnée.S1.S1. Polygone de liaison. Il permet de déterminer quelles sont les lignes. c b. b a La matrice fusionnée possédant (4) lignes. La matrice fusionnée correspondante est présentée par la fig.4. nous remarquons qu’il faudra réaliser les adjacences des lignes suivantes: a c.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. de la matrice réduite. qui sont superposables La fig. Cette opération est connue sous le nom de « FUSIONNEMENT ».5. Il est possible de réduire d’avantage le nombre de lignes de la matrice réduite en plaçant plus d’un état stable par ligne. il est nécessaire de disposer de (2) variables internes pour son codage.S1.7 donne la matrice ordonnée. 6. Si nous nous reportant à la matrice réduite fusionnée non codée de la fig. 5. La fig.4 donne le polygone de liaison de la matrice réduite précédente pour le cas où les lignes fusionnables ont les mêmes états de sortie. Polygone de liaison. Matrice ordonnée. 140 .S1.5.S1.5.S1. Soient x et y ces variables.S1.6 en donne une possibilité et la fig. Le fusionnement des lignes peut être établi selon une méthode graphique (polygone de liaison). Fig. Matrice réduite fusionnée. .7. Les fonctions secondaires X et Y.S1. Nous commencerons. Matrice ordonnée. 7. Ceci nous conduit à la fig. doivent être représentée sur des tables séparées afin qu’on puisse déterminer leurs expressions logiques simplifiées par bouclage des « 1 » de la fonction. où les expressions de X et Y sont. Fig. Les états transitoires indirects prennent la valeur de l’état transitoire direct considéré comme stable. Par exemple les états stables auront le code 01.Les états transitoires directs prennent la valeur de l’état stable portant le même numéro. tout d’abord. déduites des tables a) et b).9.6. Fig. Matrices des fonctions secondaires (ou auxiliaires). Sa disposition est celle de la matrice ordonnée. Il y aura une matrice pour chaque fonction. respectivement.S1. Cette étape consiste à déduire les équations des fonctions secondaires à partir de la matrice ordonnée. C’est ainsi que la matrice assignée de la fig. étant sur une même table. à assigner la matrice ordonnée de la manière suivante: .S1.S1. 141 .Les états stables (c’est-à-dire ceux qui sont cerclés) : prennent les mêmes valeurs que leurs états internes présents (états en tête de ligne). Matrices des Adjacences.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.8 a été obtenue. au cours du passage de l’état précédent à l’état 142 . Matrice assignée. Il y aura une matrice pour chaque fonction de sortie.S1. Fig. Système lent : les états instables prennent les mêmes valeurs que les états stables qui les ont précédés. Sa disposition est celle de la matrice ordonnée. trois cas seront à considérer selon qu’on impose ou non des conditions de temps de réponse aux circuits de sortie.9. 8. Matrices des fonctions secondaires. 1ère cas. Matrices des fonctions de sortie.S1. Les états stables prennent la valeur «0» ou «1» selon le graphe de transfert (ou la matrice primitive).8. Fig. 2ème cas. Système indifférent : les états transitoires seront affectés par des conditions indifférentes (∅) si. 3ème cas. Pour les états transitoires. Système rapide : Les états instables prennent la même valeur que leurs états stables portant le même numéro.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Dans le cas contraire elle prendra la même valeur que les états stables (précédent ou suivant). 143 . Les fig. lent ou indifférent.S1. suivant.S1.10 Pour notre problème nous allons considérer les trois cas afin de voir les avantages et les inconvénients que peut apporter chacun de ces trois cas. Système Rapide Lent Indifférent Etat stable précédent 0 0 1 1 0 0 1 1 0 0 1 1 Etat stable suivant 0 1 0 1 0 1 0 1 0 1 0 1 Etat transitoire 0 1 0 1 0 0 1 1 0 ∅ ∅ 1 Fig. Pour cela nous allons dresser six matrices pour les deux sorties (AV et AR) selon que nous avons un système rapide.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.11 donnent les matrices des sorties AV et AR pour les trois cas. la sortie change d’état.10 donne un résumé des trois cas. La fig.S1. 9.). 144 . A l’aide de contacts à relais. portes logiques.S1. Remarque : Il faut remarquer que la quantité de matériel nécessaire à la matérialisation de la structure séquentielle est proportionnelle à la vitesse de réponse du système. Cette étape consiste à représenter physiquement la structure séquentielle en utilisant des circuits effectifs (contacts à relais.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. lent ou indifférent. Matérialisation. transistors.1. 9. Fig.11. Nous représenterons notre structure dans les différentes technologies. Matrices des fonctions de sorties pour les cas rapide. etc. fig.S1. Soient A et B ces deux bascules et x et y leurs sorties normales. donc. il faudra deux éléments mémoires. trouvée précédemment (page 143. Comme cette matrice est codée par deux variables internes.2. 9. A l’aide de portes logiques fondamentales. Utilisation des bascules pour la matérialisation des structures séquentielles.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.3. 9. Reprenons la matrice assignée du chariot à retour automatique. deux bascules. Les états présents seront 145 .8). b.S1. représentés par x et y. SY) des bascules A et B ainsi que leurs expressions logiques.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. SX.S1. Matrice des transitions du système. Il y aura autant de matrices qu’il y a d’entrées de bascules réunies. Fig.13 a. Ceci étant. si nous considérons les bascules R-S. La matrice des transitions du système est donnée par la fig.12. Les fig. nous aurons à établir quatre matrices de KARNAUGH puisque nous avons deux bascules et que chacune d’elle possède deux entrées (R et S).12. Une fois la matrice des transitions établie. RY. on dressera une table de KARNAUGH pour chaque entrée des bascules. S1. 146 .12. c et d montrent les tables de KARNAUGH des différentes entrées (RX.S1. Ainsi. et les états futurs par X et Y. il ne reste plus qu’à attribuer à R et S les valeurs appropriées (0 ou 1) pour obtenir les transitions imposées par la table des transitions de la fig. S1. Fig. 1) Schéma fonctionnel.S1. Logigramme de la structure de commande du chariot à retour automatique Problème N°2: Triage des pièces.14.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.14 donne le logigramme de la structure séquentielle demandée.S1. Fig. La fig. 147 .13. 2. Diagramme pritif des phases. par les variables du vecteur de mesure (A.S2. Fig. Dans l’exemple considéré les variables d’entrée sont représentées.1. au repos (T=0).Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. B). Le schéma fonctionnel est donné par la fig. on peut mettre en évidence les différentes grandeurs d'entrée et de sortie. Cette grandeur. 2) Diagramme primitif des phases.S2.1. En se référant aux énoncés en conjonction avec la fig. Le diagramme des phases de la fig. elle se met en position horizontale (ligne en pointillée). 148 .S2.2 donne les différents états du système et la relation qui existe entre eux. va communiquer avec le casier recevant les pièces de 21 cm. C'est un diagramme des phases à 8 états distincts.2. Lorsqu'elle est active (T=1). La grandeur de sortie sera représentée par T (trappe).uniquement. 4) Matrice réduite fusionnée.3)(4) .7)(3.4)(3) .4)(3) .4)(5) . F6=(1.S2.7)(2.4)(6) Si on avait considéré les lignes superposables dont les sorties sont les mêmes (lignes représentées en doubles sur la fig.4). F3=(1. La matrice primitive des phases peut être considérée comme la matrice réduite.5.7)(2. par les fig.4 on dénombre les fusionnements possibles suivants : F1 =(1.3)(4) F4 =(1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.8)(5. car tous ses états sont distincts. on aurait abouti aux deux fusionnements possibles suivants : F1 =(1.8)(2.6.7)(2. Les lignes superposables considérées sont celles qui n’ont pas les mêmes sorties.7)(2. En se référant à la fig.8)(2.6.S2.8)(2.7)(2.8)(3.8)(5.4)(3) .5. 3) Matrice primitive des phases et polygone de fusionnement.3 et S2.8)(3.4.7)(6. Celle-ci et le polygone de fusionnement sont donnés. F2=(1.S2.6. F2=(1.7)(6.5.6.6. F5=(1.4)(5) 149 .8)(5. respectivement. En effet. si on a choisi le fusionnement F1.7.7.S2. Fig.6. Donc le 150 . Matrice assignée. il était nécessaire d’utiliser trois variables internes au lieu de deux. Si nous optons pour le fusionnement F4.8. Tous les fusionnements obtenus nous conduisent à une matrice réduite fusionnée à 4 lignes. Pour les rendre adjacents il faut permuter la ligne (b) avec la ligne (c).8.5. On remarque que les états instables 5 et 6 ne sont pas adjacents à leurs états stables 5 et 6.S2. la naissance des courses critiques. l’adjacence des états 5 et 6 étant réalisée.S2.S2. Dans ce cas.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. on perd l’adjacence des états 1 et 3 comme on le voit sur la fig.5.S2. ainsi d’amblée. Fig.S2. Fig. alors. Fig. Si on l’a adopté c’est parsqu’il respecte les adjacences entre les états transitoires et leurs états stables évitant.S2. Matrice fusionnée. la matrice réduite fusionnée est. Remarque : Le choix du fusionnement F4 n’a pas été fait par hasard. Pour remédier à ce problème. on aurait abouti à la matrice fusionnée de la fig. Ceci augmente le nombre d’éléments mémoires. celle de la fig. 151 . 6) Expressions logiques des différentes fonctions.5.S2.S2. Soient x et y ces variables. Si la matérialisation de la structure de commande est réalisée au moyen de mémoires implicites. Fig. il utilise uniquement deux variables internes au lieu de trois. C’est pour cette raison que le fusionnement F4 a été pris car il respecte les adjacences des états transitoires avec leurs états stables d’une part.S2. coût. Cette-ci. 𝑇𝑇 = 𝐵𝐵𝑦𝑦� + 𝐴𝐴̅𝐵𝐵� 𝑥𝑥 de la matrice T on se réfère à la matrice primitive de la fig. Matrice assignée.6.6 en deux matrices séparées. la matrice de la fig. Si on opte pour un système rapide les états transitoires prendront les mêmes valeurs que leurs états stables. 5 et 7 la sortie T vaut « 1 ». alors. est codable par deux variables internes.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. possédant quatre lignes.9 obtenues en scindant la matrice assignée de la fig.3 et à la matrice fusionnée de la fig. Pour les états stables 1. Les deux variables internes x et y engendrent deux fonctions secondaires X et Y.9. 2. D’autre part.S2.5 peut être considérée comme ordonnée.S2. C’est ainisi que la matrice T a été obtenue. la matrice assignée est celle de la fig.S2. Pour les états stables 3. les expressions des fonctions secondaires X. 4. 𝑌𝑌 = 𝑦𝑦 (𝐴𝐴 + 𝐵𝐵 ) + 𝐴𝐴𝐵𝐵� .S2. Compte tenu de la remarque précédente. Y et la fonction de sortie T sont déduites des matrices de la fig. 5) Matrice ordonnée. Pour le remplissage 𝑋𝑋 = (𝐴𝐴 + 𝐵𝐵� )𝑥𝑥 + 𝐴𝐴𝐵𝐵� 𝑦𝑦. 6 et 8 la sortie T vaut « 0 ». Logigramme de la trieuse de pièces.S2.10.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. en l’occurrence.S2. utilisant des mémoires implicites.9bis. Matrice des transitions 152 .S2. Fig. Le logigramme correspondant est celui de la fig.9bis.10. Jy et Ky des bascules sont données par la fig. Si nous utilisons des mémoires explicites.S2. Kx. Fig. les bascules J-K. les matrices de la structure et des entrées Jx. Schéma fonctionnel. Fig. 𝐾𝐾𝐾𝐾 = 𝐴𝐴̅ 𝐵𝐵 .11. 𝐾𝐾𝐾𝐾 = 𝐴𝐴̅ 𝐵𝐵� Le logigramme correspondant est donné par la fig. Les équations quoi en découlent pour les entrées sont : 𝐽𝐽𝐽𝐽 = 𝐴𝐴𝐵𝐵� 𝑦𝑦. Commande avec priorité au premier ordre.1. 𝐽𝐽𝐽𝐽 = 𝐴𝐴𝐵𝐵� . Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S3. Problème N°3. Logigramme de la trieuse de pièces utilisant des bascules J-K.S2.S2.11. Pour ce problème nous donnons le schéma fonctionnel et le diagramme des phases. 153 . S3.S3. 𝑆𝑆𝑥𝑥 = 𝑎𝑎𝑑𝑑̅ . b) Réalisation à l’aide de mémoires implicites. Logigramme de la commande avec priorité au premier ordre. 𝑗𝑗𝑥𝑥 = 𝑎𝑎𝑑𝑑̅ . respectivement. néanmoins nous donnons la solution à laquelle on doit aboutir.3a et 3b. La solution présentée cidessous utilise une mémoire implicite et l’expression logique de la fonction secondaire est la même que celle de la sortie. � + �𝒂𝒂 + 𝒅𝒅 � �𝒙𝒙 = 𝒂𝒂𝒅𝒅 � + ���� 𝑺𝑺 = 𝑿𝑿 = 𝒂𝒂𝒅𝒅 𝒂𝒂 �𝒅𝒅𝒙𝒙 Les logigrammes à l’aide de contacts et de mémoire implicite sont donnés . en l’occurrence R-S ou JK. a) Réalisation à l’aide de contacts.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. La synthèse de ce problème est laissée à l’initiative du lecteur. Fig. 𝐾𝐾𝑥𝑥 = 𝑎𝑎�𝑑𝑑 154 .3. les équations des entrées des bascules sont données par les expressions cidessous : 𝑅𝑅𝑥𝑥 = 𝑎𝑎�𝑑𝑑 . par les fig. Si la synthèse est effectuée à l’aide de bascules. S4.4.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S4. Fig. « B » et « C » pour les trois chronomètres. Ceci nous conduit au schéma fonctionnel de la fig.2 dont la table des phases est présentée par la fig. Les logigrammes correspondants sont donnés par les fig. Fig. 155 .1.S4. a) A l’aide de bascule R-S. b) A l’aide de bascule J-K.S4. La traduction des conditions de fonctionnement nous fait aboutir au diagramme des phases de la fig.3. Schéma fonctionnel.4a et 4b. L’analyse de l’énoncé montre que le système à synthétiser possède deux variables d’entrée (une variable primaire « d » et une variable de mesure « p ») et trois sorties dénommées « A ».S3.S3. Problème N°4.1. Logigramme à l’aide de bascules. Chronométrage électronique. Les lignes superposables considérées sont celles qui ont les mêmes sorties.S4.5. Fig. Matrice primitive des phases. Le polygone de fusionnement ainsi que la matrice fusionnée sont donnés.3.4 et S4.5. Fig. 156 . Polygone de fusionnement Fig.S4. Fig.2. Donc elle est équivalente à la matrice réduite. Diagramme des phases.4. par les fig. respectivement.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Matrice réduite fusionnée. Tous les états de la matrice primitive des phases sont distincts.S4.S4.S4. respectivement. Comme cette matrice possède 5 lignes. La matrice ordonnée qui a été considérée est celle du code I. Ceci étant. y et z ces variables.8.S4.6.7.7. 157 . L’inspection de la matrice fusionnée nous fait remarquer que tous les états transitoires sont adjacents à leurs états stables sauf pour l’état transitoire 8 qui ne l’est pas avec son état stable(8).S4. Le code II est une autre variante. son codage nécessite 3 variables internes. Soient x.S4.(e)d et (f) e . ordonnée et de sortie sont données par les fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Pour les rendre adjacents il faut réaliser les adjacences suivantes : ( a) e .6 et fig.( d )c . Matrices ordonnée et de sortie.et S4. la matrice assignée et la matrice des transitions sont données.S4.S4.9. (b)a . les matrices des adjacences. alors. Fig. par les fig. Matrice des adjacences Fig.(c)b . 158 . 𝑲𝑲𝑲𝑲 = 𝑷𝑷𝑷𝑷𝑷𝑷. 𝑱𝑱𝑱𝑱 = 𝑷𝑷𝒙𝒙 �𝒛𝒛.9.10.8.S4.S4. les expressions des sorties A. respectives. 𝑲𝑲𝑲𝑲 = 𝑷𝑷𝒚𝒚 � 𝒅𝒅 𝑱𝑱𝑱𝑱 = 𝑷𝑷 �𝒛𝒛�.S4.S4.S4. B et C ne seront fonction que des variables internes.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig. Leurs expressions. 𝑩𝑩 = 𝒙𝒙 �𝒛𝒛 + 𝒚𝒚. 𝑱𝑱𝑱𝑱 = 𝒅𝒅. Matrice assignée. Matrice des transitions. A ces tables correspondent les expressions logiques suivantes : � 𝒙𝒙𝒚𝒚 � 𝒚𝒚. Ky Jz et Kz sont données par la fig. 𝒆𝒆𝒆𝒆 𝑲𝑲𝑲𝑲 = 𝑷𝑷 � Comme le fusionnement qui a été adopté tient compte des états de sortie. Si nous utilisons des bascules J-K.11): 𝑨𝑨 = 𝒙𝒙 �𝒚𝒚 �𝒛𝒛 . Kx. les matrices des entrées Jx. La fig. Fig. Jy .12 donne le logigramme de la structure demandée. 𝑪𝑪 = 𝒛𝒛 + 𝒙𝒙. pour matérialiser notre structure séquentielle. seront (Fig. 𝐽𝐽𝑧𝑧 = 𝑑𝑑 𝑘𝑘𝑧𝑧 = 𝑃𝑃�𝑥𝑥𝑦𝑦� 𝐶𝐶 = 𝑥𝑥 + 𝑧𝑧 Fig.11.12.10. Matrices des entrées des bascules. Logigramme du chronométrage électronique. Matrices des sorties. Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S4.S4. Ceci est réalisable 159 . Remarque : Il faut prévoir un système de remise à zéro automatique des trois bascules afin d’éviter un fonctionnement erroné du système.S4. 𝐽𝐽𝑥𝑥 = 𝑃𝑃�𝑦𝑦 𝑘𝑘𝑥𝑥 = 𝑃𝑃𝑧𝑧̅ 𝐴𝐴 = 𝑥𝑥̅ 𝑦𝑦�𝑧𝑧 𝐽𝐽𝑦𝑦 = 𝑃𝑃𝑥𝑥̅ 𝑧𝑧 𝑘𝑘𝑦𝑦 = 𝑃𝑃𝑃𝑃 𝐵𝐵 = 𝑦𝑦 + 𝑥𝑥̅ 𝑧𝑧 Fig. 2.Diagramme des phases pour le cycle manuel Fig. Pour ce problème nous ne donnons que le schéma fonctionnel et le diagramme des phases. Fig.S5. Schéma fonctionnel. Unité de perçage. 160 . Problème N°5. grâce au circuit RC placé aux entrées asynchrones (Preset et Clear) comme nous l’avons fait dans les exercices précédents.S5. Il est de l’intérêt du lecteur d’entreprendre la démarche complète de la synthèse afin d’obtenir le logigramme de la structure de commande.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Diagramme des phases pour le cycle automatique.S5.1.3. Fig. la solution est fort simple. Le joueur le plus rapide. il faut trouver une autre solution. ABC=001. uniquement. quant il s’agit d`appuyer le premier. comment obtenir uniquement ces quatre combinaisons sans mettre.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. En effet. B et C suivantes : ABC=000. Il suffit de verrouiller électroniquement les autres concurrents lorsque l`un d`eux appuie sur son bouton poussoir.S6.S6. b. au plus. Dans cet exercice ou il s`agit de concevoir un circuit électronique qui permet de déterminer quel est le joueur le plus rapide à fournir la réponse. c ou raz est appuyé les autres sont inhibés. convenir. les trois joueurs à un règlement très strict? Cette manière de faire. Le circuit des fig. ne pourra.1 : Fig. Eh bien.3 montrent 161 . au préalable. en aucun cas. si nous considérons. ABC=010. Ceci est réalisé en utilisant la sortie active pour désactiver les autres entrées. Mais. il est plus judicieux de considérer les combinaisons qui mettent en jeux. les combinaisons de A. Le principe de ce circuit est: lorsqu`un des boutons poussoirs a. Ceci nous conduit au schéma synoptique de la fig. une variable logique.S6.1 • Circuit de verrouillage. Donc.2 et S6. ABC=100 alors le diagramme des états se trouvera fort simple. Problème N°6. S6. La fig. 162 . le diagramme des états se trouve fort simplifié.S6. C'est un diagramme des phases à 14 états distincts. Fig.S6. respectivement.3. comment câbler.4 donne les différents états du système et la relation qui existe entre eux.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 1) Diagramme primitive des phases. • Circuit à réaliser. les portes NOR ou les portes ET pour y parvenir. Les variations simultanées des variables d'entrée étant exclues électroniquement.2 a A b B c C raz Raz Gnd Vcc Fig. variable apparaît seront considérées.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S6. Par conséquent. Donc. quant à elle. L’analyse de cette matrice montre que tous les états sont incompatibles. seules les combinaisons où. au plus. 𝐴𝐴𝐵𝐵� 𝐶𝐶����� ����� . 𝐴𝐴̅ 𝐵𝐵� 𝐶𝐶� 𝑅𝑅𝑅𝑅𝑅𝑅) . l'utilisation du circuit de verrouillage à l'entrée du circuit à synthétiser. 14 lignes et 20 colonnes. Il y en a 5 (𝐴𝐴̅𝐵𝐵� 𝐶𝐶� ����� 𝑅𝑅𝑅𝑅𝑅𝑅. 𝐴𝐴̅𝐵𝐵� 𝐶𝐶𝑅𝑅𝑅𝑅𝑅𝑅 le nombre de colonnes a été réduit à 9 au lieu de 20. Ceci est vrai dans le cas ou toutes les combinaisons des variables d'entrée seront considérées. Diagramme des phases.5 où 𝐴𝐴̅𝐵𝐵 𝐶𝐶� ����� 𝑅𝑅𝑅𝑅𝑅𝑅. 163 .4. la matrice primitive correspondante comportera. Ceci nous conduit à la matrice de la fig. 2) Matrice primitive des phases. Comme le diagramme primitif des phases comporte 14 états. nous a permis d'éliminer les combinaisons où plus de deux variables apparaissent. Hors. une seule ̅ 𝑅𝑅𝑅𝑅𝑅𝑅 . la matrice réduite est identique à la matrice primitive. Fig.S6. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. on remarque que certaines lignes peuvent se fusionner en respectant. Les fig. 3) Matrice réduite fusionnée.7 donnent le polygone de fusionnement et sa matrice fusionnée associée. les conditions de superposition.S6.S6. Matrice primitive des phases. Polygone de fusionnement.5. 164 . En ne tenant pas compte des états de sortie.6 et S6. Fig. bien entendu. Polycone de fusionnement. Fig. Fig.6.S6.S6.S6. Matrice des transitions. 165 . Matrice réduite fusionnée.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig.7.8. à une matrice où un état transitoire n'est pas adjacent à son état stable. 4) Etude des adjacences. Comme le choix des bascules n'est pas imposé. on aboutira. Fig. où toutes les transitions respectent les adjacences demandées. Ainsi. Matrice ordonnée. Certes.9.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. montrent que les adjacences entre les états transitoires et leurs états stables sont respectées sauf pour l'état 3. Fig. En procédant à toutes les permutations possibles. représentées par les flèches sur la fig. toujours.10. mais on perdra celle de l'état transitoire 2 avec celle de l'état stable 2. On peut penser qu'en permutant les états de la ligne "b" avec ceux de la ligne « a ». Matrice assignée. ceci est vrai.S6. Ceci nous conduit à coder la matrice précédente par trois variables internes au lieu de deux. il est préférable de choisir des bascules J-K pour la matérialisation de la structure séquentielle.S6.8. leurs entrées respectives par 166 . on aboutit à la matrice ordonnée de la fig.S6. Sa matrice assignée est donnée par la fig. Matrice ordonnée Les transitions.S6.9.10. on rendra adjacent l'état transitoire 3 avec son état stable 3. Nous désignerons par x.y et z les sorties des bascules et.S6. 𝐾𝐾 = ����� 𝑅𝑅𝑅𝑅𝑅𝑅 (𝐴𝐴 + 𝐵𝐵 + 𝐶𝐶 + 𝑦𝑦 + 𝑧𝑧). 𝐽𝐽𝑥𝑥 = 𝐴𝐴𝑦𝑦�𝑧𝑧̅ . 𝐽𝐽𝑧𝑧 .11.Matrices des transitions de la structure séquentielle. donnent les équations des sorties K. 167 𝑅𝑅𝑅𝑅𝑅𝑅 (𝑥𝑥 + 𝐴𝐴𝑦𝑦�𝑧𝑧̅) 𝐿𝐿𝑎𝑎 = ����� 𝑅𝑅𝑅𝑅𝑅𝑅(𝑧𝑧 + 𝐶𝐶𝑦𝑦�) 𝐿𝐿𝑐𝑐 = ����� .S6. La. 𝐽𝐽𝑦𝑦 . 𝐾𝐾𝑥𝑥 .11 donne la matrice des transitions du système et les bouclages correspondant aux entrées des différentes bascules. Lb et Lc. 𝐽𝐽𝑧𝑧 = 𝐶𝐶𝑦𝑦� 𝐾𝐾𝑧𝑧 = 𝑅𝑅𝑅𝑅𝑅𝑅 Fig. 𝐾𝐾𝑥𝑥 = 𝑅𝑅𝑅𝑅𝑅𝑅 . La fig.13.S6. 𝐽𝐽𝑦𝑦 = 𝐵𝐵𝐵𝐵 + 𝑥𝑥 .S6. La matrice de la fig. 𝐿𝐿𝑏𝑏 = ����� 𝑅𝑅𝑅𝑅𝑅𝑅 𝑥𝑥̅ (𝐵𝐵𝑧𝑧̅ + 𝑦𝑦).S6. 𝐾𝐾𝑧𝑧 . 𝐾𝐾𝑦𝑦 = 𝑥𝑥̅ 𝑅𝑅𝑅𝑅𝑅𝑅 . Circuit vérifié et simulé sur multisim7. 𝐽𝐽𝑥𝑥 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.12. Le Logigramme est donné par la fig. 𝐾𝐾𝑦𝑦 . 12.2ème impulsion de « S » une impulsion est générée sur L2. .1 168 .3ème impulsion de « S » une impulsion est générée sur L3. Fig. S7. . fig. .S6. Logigramme du joueur le plus rapide.1ère impulsion de « S » une impulsion est générée sur L1. L3 et L4 . 1) Le problème posé par le codeur de clavier est celui d’une structure de commande ayant une entrée «S » et quatre sorties L1.S6. Le fonctionnement de cette structure se résume de la manière suivante : . Problème N°7.13. Matrices des fonctions des sorties.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.4ème impulsion de « S » une impulsion est générée sur L4. Ceci se traduit par le diagramme des phases de la Fig. L2. Codeur de clavier. qui sera constitué de boutons poussoirs.S7. 169 . Il suffi de relier le clavier. de manière que chaque fois qu’on appuie sur une touche le compteur s’arrête et une impulsion est générée sur la sortie « S ».2 montre une variante prise comme solution pour la réalisation d’un codeur de clavier. .1. La fig.2ème cas : le clavier est hexadécimal donc le compteur utilisé sera binaire. un décodeur type SN 74139.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.1er cas le clavier est décimal donc le compteur utilisé sera décimal. Fig. A ce dernier nous lui connectons. Le compteur SN74LS93 pourra faire l’affaire.S7. Pour notre problème nous prendrons le 2ème cas. 2) Pour cette question deux cas de figure peuvent se présenter : . à ces sorties. dont l’entrée est « S » est les sorties sont L1. Fig.3. en remarquons que cette structure possède quatre états distincts qui peuvent être générer par un compteur modulo(4).S7. 170 . mais comme il est indisponible sous forme de circuit intégré.3. maintenant. Le circuit global est donné par la fig.S7.5.S7.1.2.S7. Ceci dit ceci fait le circuit de la structure est celui de la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. L3 et L4 est régit par le diagramme des états de la fig. Fig.4. L2. Compteur modulo(4) Il reste. à décoder les quatre états pour générer les quatre signaux disponibles sur les sortie L1.S7. il est possible de le réaliser avec des portes « ET » puisque les sorties complémentaires des bascules sont accessibles. Remarque : On peut éviter la synthèse de la structure par la méthode des états. La structure à déterminer. L2. Ceci peut être réalisé par deux bascules interconnectées à la manière indiquée par la fig. Codeur de clavier. L3 et L4. Le décodeur 2 vers 4 pourrait faire l’affaire.S7. Fig.S7. La course de ce 171 .4. Commande d'un vérin à double effet. Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. logigramme de la structure complète. Il s’agit. logigramme de la structure demandée.S7. de faire la synthèse d’une structure de commande pneumatique en vue de commander le déplacement d’un vérin pneumatique. ici. Problème N°8.5. 1.S8. Matrice primitive des phases 172 . Diagramme des phases Fig.2. La traduction des désidératas de fonctionnement nous a conduit au diagramme des phases de la fig.S8. comme on le voit sur la figure.le diagramme des phases.1 et à la matrice primitive des phases de la fig. Tous ces états sont incompatibles.S8.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S8. en d’autres termes.2. ce qui veut dire. dernier est limitée par deux fin de course «g» et «d». comporte dix(10) états internes numérotés de 1 à 10. Fig. C’est le rôle du circuit CMF. il ressort que nous avons à faire un système ayant deux entrées V et I.1. En analysant le processus industriel proposé par le problème N°9. Le diagramme des phases qui donne l’interprétation des données du problème est donné par la fig. Fig. L’analyse de la matrice primitive montre qu’elle est la même que celle du problème n°6. Il faudra les mettre en forme afin d’obtenir deux grandeurs logiques. sont analogiques. Ceci nous conduite au schéma fonctionnel de la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.C.).S9. La synthèse de ce dernier ne diffère du problème n°6 que par la matérialisation qui sera réalisée à l’aide des opérateurs pneumatiques.1. captées au niveau des transformateurs de tension (T.2. représentant respectivement. que la matrice réduite est la matrice primitive sont les mêmes.T.S9. Problème N° 9.) et de courant (T. Ces deux grandeurs. 173 . Schéma fonctionnel. la tension et le courant.S9. Compensation inductive et capacitive d'un réseau triphasé. S10.S9.C Lf D Fig.I. . Diagramme des phases.1): K Lc a S. Ceci nous conduit au schéma fonctionnel suivant (fig. Fig. a) Schéma fonctionnel. D: défaut) et trois fonctions de sortie (K: klaxon. 1) chéma fonctionnel. 174 P. Problème N° 10. Lc: lampe à feu clignotant.1 b) Diagramme des phases.2. Lf: lampe à feu fixe).Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Equipement de signalisation. L’analyse des conditions de fonctionnement fait apparaître deux variables d’entrée (a: bouton d’acquittement. Diagramme des phases.S10. sous forme graphique. nous amène au diagramme des phases de la fig. Puisque le diagramme des états fait apparaître six états internes il est évident que la matrice primitive des phases comporte six lignes. Le nombre de colonnes s’élève à sept (quatre colonnes pour les états d’entrées et trois colonnes pour les états de sortie K.T.3 K Lc Lf 1 4 -- 2 0 0 0 3 -- 5 2 1 1 0 3 4 -- 2 1 1 0 1 4 5 -- 0 0 0 6 0 0 1 -- 4 5 1 -- 5 6 175 0 0 1 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S10. Celui-ci comporte six états internes numérotés de 1 à 6.2.S10. trouvé précédemment on obtient la matrice primitive suivante (Fig.3) : D a Fig.S10.S10. LC et Lf). La traduction des conditions de fonctionnement. D/KLc 2 1 D/Lf 6 KLc 5 aD/Lf 3 4 a Fig. En se référant au G.2 2) Matrice primitive. La Matrice réduite est identique à la matrice primitive.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Matrice réduite fusionnée. Polygone de fusionnement On peut dénombrer cinq fusionnements possibles.3)(4. Mais. fig.6) F2=(1.6).5)(6).3)(5.6)(5) et F5 =(1)(4)(2. F3=(1)(2. 176 .4. comme leurs sorties sont différentes. 1 6 2 3 5 4 Fig.4. F1 =(1)(2.S10.3)(4. a) Polygone de fusionnement (lignes fusionnables n’ayant pas les mêmes sorties).3)(4.5.5. D a L1 1 4 -- 2 L2 3 4 5 2 L3 1 4 5 6 -- -- -- -- L4 Fig.3) et (2.4)(2. Les états susceptibles d’être équivalents sont (1.6).5.S10. F4 =(1)(2.6) Le choix arbitraire du fusionnement F1 nous donne la matrice réduite fusionnée de la fig.S10.3)(5. 3) Matrice réduite fusionnée.S10. ils sont incompatibles. Matrices des fonctions de sorties X et Y.S10. g Fig. Matrices des fonctions secondaires X et Y. 𝑲𝑲 = 𝑳𝑳𝑳𝑳 = 𝒙𝒙 �(𝒂𝒂𝒂𝒂 + 𝒂𝒂 �𝒚𝒚) .6 et S10.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig.00) et en veillant à ce que les transitions indiquées par la fig. les fig. Il suffit donc de l’assignée.7 nous donne les matrices assignées des fonctions secondaires et de sorties.6. possible d’écrire K et Lc de la manière suivante : 𝑲𝑲 = 𝑳𝑳𝑳𝑳 = 𝑫𝑫𝒚𝒚 � + 𝒙𝒙 �𝒂𝒂 �𝒚𝒚 177 .S10.S10. Le code réfléchi sera utilisée en l’occurrence. également. En créant un état transitoire direct dans la case (L4. 𝒀𝒀 = 𝒂𝒂 + 𝑫𝑫 + 𝒙𝒙 �𝒚𝒚. 𝑳𝑳𝑳𝑳 = 𝑫𝑫(𝒂𝒂 + 𝒙𝒙) Il est.S10.7.5 ci-dessus soient respectées cette matrice peut être considérée comme ordonnée. Les expressions correspondant aux matrices ci-dessus sont : 𝑿𝑿 = 𝒚𝒚(𝒂𝒂 + 𝒙𝒙). l=4 ce qui nous donne k≥log4/lo2=2. Dans le cas considéré. deux bascules J-K. K2 leurs entrées respectives.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. donc. Une fois cette opération terminée et le choix des bascules arrêté on calculera le nombre (k) de bascules nécessaires puis on établira les matrices des différentes entrées des bascules. Supposons que notre choix s’est porté sur les bascules J-K. Si nous voulons matérialiser la structure à l’aide de bascules il faudra établir la matrice des transitions du système qui sera obtenue à partir de la matrice assignée en remplaçant les valeurs logiques « 0 » et « 1 » par les transitions (Si.Ti: i=0÷3) comme l’indique la figure ci-dessous. le nombre de bascules est donné par: k≥(logl)/(log2) où l est le nombre de lignes de la matrice réduite. J2 et K2 (Figure ci-dessous). J2 . Ce qui nous donne comme équations pour les entrées des bascules : � 𝒚𝒚𝟏𝟏 �𝟐𝟐. K1. Désignons par y1 et y2 leurs sorties et J1. K1 . nous devons dresser quatre matrices pour les entrées J1. La matérialisation de la structure nécessite. 𝑲𝑲𝟏𝟏 = 𝒚𝒚 178 . Par conséquent. 𝑱𝑱𝟐𝟐 = 𝒂𝒂 + 𝑫𝑫 . Remarque. 𝑲𝑲𝟐𝟐 = 𝒂𝒂 �𝑫𝑫 𝑱𝑱𝟏𝟏 = 𝒂𝒂𝒚𝒚𝟐𝟐 . a) Schéma fonctionnel. Commande d'une machine à programme fixe.2. L’automate qui intime les éléments du processus industriel possède 5 variables d’entrée (1 variable primaire « m » et 4 variables de mesure « D.S10. Pour commander les deux moteurs M1 et M2 dans les deux sens. Ainsi nous aboutirons au schéma fonctionnel de la fig.B et H »).G.Logigramme à l’aide de contacts Fig.1 et S10. 179 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S10.2.S11. • Les logigrammes de la structure dans les différentes technologies sont donnés par les fig.1. Fig. il est nécessaire de disposer de 4 sorties qui seront nommées MAV (mouvement avant) et MAR (mouvement arrière)pour le moteur M2 et MH (mouvement haut) et MB (mouvement bas) pour le moteur M1.. Logigramme à l’aide de bascules J-K Problème N°11.S10.1. En effet. Fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig.S11. Commande par bouton poussoir et came.2. Ce problème peut être disséqué en plusieurs cycles afin de faciliter sa description en diagramme des phases. on peut établir.S11. Diagramme des phases de la machine à programme fixe Problème N°12. B) Diagramme des phases. pour chaque cycle. un diagramme des phases relatif à chaque mode de fonctionnement comme 180 .1. Schéma fonctionnel. d. Tenant compte de ces considérations le diagramme des phases global prend la forme indiquée par la fig.S12. Les états 4 des cycles 1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Ensuite. Il en est de même pour les états (2).2.b.2 Diagramme des phases. a)cycle 1 b)cycle 2 c)cycle3 Fig. l’indique les fig. Fig. mais ils ne le sont pas entre eux. 2 et 3 sont équivalents. Par exemple les états numérotés (1) dans les quatre cycles sont équivalents (même état d’entrée et même état de sortie).c. Dans le cas contraire ils seront distincts. Pour y parvenir nous considérerons comme équivalents les états portant les mêmes états d’entrée et les mêmes états de sortie. partant de ces graphes partiels nous déduisons le diagramme global. 181 d)cycle 4 . S12.S12. Les états 3 des cycles 2 et 3 sont équivalents et ceux des cycles 1 et 4 le sont aussi.1 a.1.S12. Si un seul défaut se manifeste. b et c apparaisent. Diagramme des phases. 182 .2. Le problème posé par le détecteur de priorité est de détecter l’ordre dans lequel trois défauts a. Schéma fonctionnel. Fig.S13.S13. Le schéma fonctionnel est donné par la fig. Problème N°13.2.S13. Par exemple si le défaut apparaît en premier. Détecteur de priorité. ensuite b puis c alors les lampes A1B2C3 vont s’allumer.1 et son diagramme des phases par la fig. Fig. alors une seule lampe sera allumée A1. ou B1 ou C1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S13.1. b. La mise en marche du système est effectuée par la variable « m ». Fig. D et H.1.S14.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Son déplacement suivant le trajet A-B-C-D est contrôlé par deux moteurs à deux sens de rotations commandés par les variables B.2 Diagramme des phases déplacement d’un chariot.S14. elle donne son diagramme des phases. Fig. Le contrôle de la position du chariot est réalisé grâce aux variables g. Schéma fonctionnel. Déplacement d'un chariot. Problème 14.2.S14.1 donne son schéma fonctionnel. La fig. d et h. quant à la fig. et. Ceci nous conduit à une structure de commande ayant 5 entrées et 4 sorties.S14. G. 183 . S15. Ceci nous amène au schéma fonctionnel de la fig. Fig. en l’occurrence « O » et « F ». Schéma fonctionnel. Portail de garage. Diagramme des phases. Lorsque ces sollicitations se manifestent un moteur à deux sens de rotation est actionné pour lever ou abaisser le rideau. La traduction des conditions de fonctionnement du problème posé nous conduit au diagramme des phases de la fig. Problème 15. vont désigner l’action sur le moteur dans un sens ou dans l’autre.S15.S15. 184 .2. Donc deux variables.2.1. Fig.1. Tout d’abord nous allons analyser les énoncés afin de dénombrer et cataloguer les différentes variables et fonctions mise en jeu. La structure de commande reçoit des ordres par l’intermédiaire de la télécommande « c » et de deux fins de courses « h » (détecte que le rideau est complètement ouvert) et « b » (détecte que le rideau est complètement fermé).Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S15. Fig. Dans ces conditions le schéma fonctionnel est donné par la fig. Problème 17. a : bouton d’acquittement. Diagramme de fluence. En effet.2.S16. par les fig. ma : 00→ 10.1 Schéma fonctionnel. la machine ne doit démarrer que si la séquence suivante est réalisée .1 et le graphe de fluence part la fig. Contrôle des feeders. Fig.1 et S16. e : bouton d’effacement) et quatre sorties (D : disjoncteur. L’analyse du problème révèle que nous avons un système ayant trois entrées (d : déclencheur.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. respectivement. il apparaît qu’on donne la priorité à l’arrêt. Commande d’une machine.S17. Lr : lampe rouge. Dans ce problème où l’on doit faire fonctionner une machine à l’aide de deux boutons poussoirs (m et a).2.S16.S16.2. dans tous les autres cas la machine est à l’arrêt.S17. Néanmoins si « m » est relâché après avoir été appuyé la machine reste en marche. Lj : lampe jaune. 185 . Le schéma fonctionnel et le diagramme des phases relatif à ces désidératas sont donnés. Problème 16. K : klaxon). 1) Diagramme des états. dont il est question. x1 et x2 ses entrées et Z sa sortie. Canal B (variable x2 ) : 0001 1101 0011 1111 0001 etc. possède deux entrées et une sortie. Nous avons donc deux séquences d’entrée -sur les canaux A et B – de la forme suivante : Impulsion d’Horloge : 1234 1234 1234 1234 1234 etc. Canal A (variable x1 ) : 1101 1111 1000 1110 0001 etc.2. Soient. Fig.S17. Graphe de fluence. Fig. Problème 18. Le système. 186 .1. Schéma fonctionnel.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S17. par exemple. Corrélateur de mots. S18. le trajet à travers le diagramme des états. les mots Ne peuvent plus être identiques et il faut attendre le mot suivant . partent de l’état initial 1. il faut noter que l’examen du mot de 4 bits nécessite. (2. Par ailleurs. Par exemple. c’est la raison pour laquelle on emprunte les trajets qui passent par les états 4. il résulte un diagramme qui passe par les états 1.1 donne le diagramme des états du problème donné.11) uniquement.6). à chaque étape du procédé pour chaque état. (5. à moins que l’existence d’un état interne identique ne soit évidente. Sortie (Z) : 0000 0000 0000 0000 0001 etc. et d’obtenir une sortie égale à «1» lorsque «A=B» (cas du dernier mot : «0001» de l’exemple ci-dessus).3). Pour des mots identiques.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Il s’agit de comparer le premier mot de quatre bits du canal A au mot correspondant du canal B. passerait par les états 3. dès que l’on a des valeurs différentes de x1 et x2. que chaque combinaison des variables d’entrées provoque l’évolution du système d’un état interne vers un autre état interne. à l’occasion. si le mot 0001 apparaissait sur les deux entrées. En établissant le diagramme des états. 8 et reviendrait à l’état 1. (8. La fig. Ce diagramme tient compte de toutes les combinaisons d’entrées possibles se présentant sur les deux canaux A et B. 4 états internes différents. il est judicieux de s’attacher à la séquence des entrées désirée (c’est-àdire celle qui donne «1» à la sortie Z . c’est-à-dire 00-01-10-11. 187 . 5. et ainsi de suite.10. transitions représentées par les flèches doubles). 7 et 12. Ils peuvent être atteints à n’importe quel moment de la comparaison pour deux mots à 4 bits. au moins. Il faut se rappeler. Par ailleurs.9. fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.2.3) et (5. La transcription du diagramme des états sous forme de table des états conduit à la fig. Si l’on observe bien la table des états.S18.de même que les états (2. 10 et 11 sont équivalents sous toutes leurs formes. en effet.S18.8). Diagramme des états 2) Table des états. on attribue nombre d’états plus d’états qu’il n’est nécessaire pour définir la fonction logique de sortie désirée. dans cet exemple. on remarque que cette méthode de définition du problème conduit à un redondants . 188 .1.Ainsi les états internes 8. 9. il est presque impossible de ne pas introduire des états redondants lors de la conception . Dans le cas des systèmes logiques simples nous nous contenterons d’utiliser la table des implications introduite dans le chapitre I du présent ouvrage. Puisque la table des états de la fig. (10. fort heureusement.S18. L’inspection de celle-ci révèle que nous avons huit classes de compatibles : (2.6). (8. Il existe. il est nécessaire d’établir une table des implications ayant : 2 = c12 12! 2!(12−2)! = 11x12 =66 2 cases.3). 3) Matrice des états réduite.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 189 . (8.9).11). Dans un système complexe. (8. (9.S18.2 possède 12 états.3 montre la table des implications et l’ensemble des classes de compatibles qui en résulte.10). (9. des algorithmes qui peuvent être employés pour minimiser les états de la table.11) et (5.11).10). La fig. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Polygone des classes 190 . Fig. 2 3 11 10 5 9 6 8 Fig.4.S18.S18.S18.3 Table des implications Les classes de compatibles maximales sont données par le polygone des classes de la fig.4. S=(1.S.9. définit une partition de l’ensemble des états internes.S. est disjointe Remarque : Ce résultat est attendu. 4) Matrice ordonnée. On Dénombre trois classes de compatibles maximales : (5. 191 . Cet ensemble M. on aurait aboutit à un recouvrement au lieu d’une partition.S18.10.5. (2. Donc la matrice réduite ne comportera que 7 lignes au lieu de 12.6)(7)(8.11. La machine qui était décrite par 12 états internes ne compte plus que 7 états.2.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.8. puisque l’intersection de n’importe quelle paire de bloc de la fonction M.10. équivalent à lui-même.3. car le système est complètement spécifié.4.=(1)(2. de classes de compatibles maximales. Fig.11)(12) Notons qu’une classe de compatibles peut consister en un seul état.11).6.3)(4)(5. décrite par un ensemble de classes de compatibles maximales incluant tous les états initiaux : M.5. donc.3) et (8.6).12).7.S.9.10. La machine sera. Etude des adjacences.9. Si le système était incomplètement spécifié. on choisit un code qui doit obéir aux deux règles suivantes : 1ère règle : Si deux états internes présents. La première règle nous impose les adjacences suivantes : ETATS PRESENTS ETATS FUTURS A RENDRE ADJACENTS a b c d e f g (b. (e.S18. Mais l’utilisation d’un code quelconque ne nous conduit toujours pas à une solution minimale. g). Et.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Le fait qu’il n’existe pas d’états instables peut nous mener à employer des codages minimaux puisque les phénomènes de courses n’interviennent pas. la première doit avoir la priorité. 2ème règle : A deux états futurs qui suivent un état interne présent. sont implicitement stables de par le rôle de l’horloge. S’il y a contradiction entre les deux règles. aux moins. Comme on l’a déjà annoncé qu’un système synchrone évolue dans le temps grâce aux impulsions d’horloge qui lui sont appliquées. Pour satisfaire les exigences de la solution minimale. g) (g) (a) (a) Les états à rendre adjacents sont : (b. elle nous impose les adjacences suivantes : 192 .5 et essayons de déterminer les adjacences à réaliser. d) et (f. c). ils doivent être rendus adjacents par l’assignement. Reportons nous à la fig. ses états. ont les mêmes états futurs. il faut attribuer un code adjacent. c) (e. d) (e) (f. Quant à la deuxième règle. il nous faudra donc trois bascules (trois variables internes y1. g) ont été réalisées en fonctions des variables internes y1. pour coder ces sept états.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. (e.S18. d) Les états à rendre adjacents sont : (b. c). e. g) (a) (a) (b) (b. ETATS FUTURS ETATS PRESENTS A RENDRE ADJACENTS a b c d e f g (f. B2. g les codes respectifs ci-après : 000. on peut choisir dans ces conditions un code qui devra respecter les adjacences définies précédemment. b. f. g). Ceci nous conduit à établir la table des adjacences de la fig. Puisqu’il s’agit d’une matrice à sept lignes.6 où les adjacences des états . 193 . 011 et 111 (y1 est considérée comme la variable ayant le poids le plus fort et y3 le poids le plus faible). (e. y2. 100. d) et (f. Les deux règles étant en accord. 110. y2. c). d. respectivement . B3 dont les entrées sont. L’inspection de cette table montre qu’il faudra attribuer aux états a. R1-S1. y3 représentant les sorties des trois bascules B1. 010. c. d) et (f. c) (d) (e. R2-S2 et R3-S3 ). 101. (b. y3. par T1 si Q 194 .S18.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.S18. nous aboutissons à la matrice de la fig.S18. Elle s’obtient à partir de la matrice des états précédente. 5) Matrice des transitions. De cette dernière. En réordonnant les lignes de la matrice de la fig. en considérant l’état présent et l’état futur de chaque bascule et en remplaçant l’état futur par la transition S0 si la sortie Q reste à " 0 " .8.S18.5 et en tenant compte des adjacences à réaliser. Matrice ordonnée.S18. fig. x1 x2 y1 y2 y3 010 110 010 110 0 0 0 0         000 000 000 000 1 0 1 0 101 100 101 100 0 0 0 0 100 100 100 100 0 0 0 0 000 000 000 000 0 0 0 0 011 111 011 111 0 0 0 0 111 111 111 111 0 0 0 0 Z Y1 Y2 Y3 Fig. par S1 si Q reste à « 1 ». Matrice assignée.7. x1 x2 b c b c 0 0       a a a a 1 d e d e e e e a a f g y1 y2 y3 0 0   0 1 0 0 0 0 0 e 0 0 0 0 a a 0 0 0 0 g f g 0 0 0 0 g g g 0 0 0 0 Z Y1Y2Y3 Fig. on déduit la matrice assignée correspondante.7.8. b. J2 . a) S’il s’agit de matérialiser le système à l’aide bascules J-K. J3.S18.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. les expressions à déterminer sont celles des entrées J1.S18. R-S.10 a. L’établissement des tables de KARNAUGH des entrées des différentes bascules se fera à l’instar des systèmes asynchrones et conformément à la table des transitions de la bascule considérée. x1 x2 y1 y2 y3 S0T1S0 T1T1S0 S0T1S0 T1T1S0 0 0 0 0         S0T0T0 S0T0T0 S0T0T0 S0T0T0 1 0 1 0 T1T0T1 T1T0S0 T1T0T1 T1T0S0 0 0 0 0 S1T0S0 S1T0S0 S1T0S0 S1T0S0 0 0 0 0 T0T0T0 T0T0T0 T0T0T0 T0T0T0 0 0 0 0 T0T1S1 S1T1S1 T0T1S1 S1T1S1 0 0 0 0 S1T1T1 S1T1T1 S1T1T1 S1T1T1 0 0 0 0 Y1Y2Y3 Z Fig.9 a été obtenue. c. 195 .9 Matrice des transitions des bascules B1B2B3. K3 dont les tables de KARNAUGH sont données par les fig. C’est ainsi que la matrice de la fig. e. d. K1. passe de « 0 » à « 1 » et par T0 si Q passe de « 1 » à « 0 ».S18. f et g. J-K ou D. 6) Matrices et expressions logiques des entrées des bascules. K2. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 𝐽𝐽2 = 1 . Fig. aussi. Matrices des excitations des entrées des bascules J-K. Les différents bouclages nous conduisent aux équations suivantes: ���������� 𝐽𝐽1 = 𝑦𝑦2 𝑦𝑦�3 + 𝑦𝑦�2 (𝑥𝑥1 ⨁ 𝑥𝑥2 ). 𝐾𝐾3 = 𝑦𝑦2 L'entrée 𝐽𝐽1 peut.S18. 𝐾𝐾2 = 1 . s'exprimer par l'expression suivante (si on considère le bouclage en bleu): 𝐽𝐽1 = 𝑦𝑦2 𝑦𝑦�3 + 𝑦𝑦�3 (𝑥𝑥1 ⨁ 𝑥𝑥2 ) = 𝑦𝑦�3 [𝑦𝑦2 + (𝑥𝑥1 ⨁𝑥𝑥2 ) ] 196 .10. 𝐽𝐽3 = 𝑦𝑦1 𝑦𝑦�2 + 𝑦𝑦�1 𝑦𝑦2 (𝑥𝑥 1 ⨁ 𝑥𝑥2 ) ���������� ���������� 𝐾𝐾1 = 𝑦𝑦2 𝑦𝑦3 + 𝑦𝑦3 (𝑥𝑥 1 ⨁ 𝑥𝑥2 ) = 𝑦𝑦3 [𝑦𝑦2 + (𝑥𝑥1 ⨁ 𝑥𝑥2 ) ] . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Pour la fonction de sortie Z ; En se reportant à la fig.S18.9, il est facile d’extraire de la matrice de sortie la fonction Z. L’expression logique de cette dernière est: ���������� 𝑍𝑍 = 𝑦𝑦�1 𝑦𝑦3 (𝑥𝑥 1 ⨁ 𝑥𝑥2 ) b) S’il s’agit de matérialiser le système à l’aide de bascules D, les expressions à déterminer sont celles des entrées D1, D2 et D3 dont les tables de KARNAUGH sont données par les fig.S18.11 a, b et c. Les différents bouclages nous conduisent aux expressions logiques ci-dessous : 𝐷𝐷1 = 𝑦𝑦1 𝑦𝑦�3 + 𝑦𝑦2 ⨁𝑥𝑥1 ⨁𝑥𝑥2 𝐷𝐷2 = 𝑦𝑦�2 + 𝑦𝑦�1 𝑦𝑦�3 (𝑥𝑥1 ⨁𝑥𝑥2 ) ��������� 𝐷𝐷3 = 𝑦𝑦1 𝑦𝑦�2 + 𝑦𝑦�1 𝑦𝑦2 𝑦𝑦�3 (𝑥𝑥 1 ⨁𝑥𝑥2) Fig. S18.11. Matrices des excitations des entrées des bascules D. 7) Logigramme à l’aide de bascules J-K. 197 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Fig.S18.12.Logigramme. Remarque : Le code de la fig.S18.6 n’est pas le seul à répondre aux problèmes posés par les adjacences, puisqu’elles ont été réalisées arbitrairement. En choisissant une autre manière de disposer les lignes, il est possible d’obtenir d’autres codes qui répondront, parfaitement, aux problèmes des adjacences. Par exemples les codes suivants (fig.S18.13) : y1 y2 a y3 b c e d a) Code II y1 y2 y1 y2 f g a y3 b e c d a b f g y3 b) Code III e c d f g c) Code IV Fig.S18.13. respectent les adjacences imposées. S’ils sont utilisés, les matrices ordonnées correspondantes seront celles des fig.S18.14 a, b et c. Bien entendu, celles-ci nous amènerons à des équations logiques, des entrées des bascules, différentes. Toutefois, elles seront considérées comme des solutions valables du problème posé. La solution retenue sera celle qui présentera une économie d’opérateurs. Cependant, il arrive parfois que le choix de la solution la moins 198 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. économique se fera sentir par raison de contraintes extérieures à savoir ; la disponibilité des composants, l’utilisation d’opérateurs de même type, la présence d’aléa, etc. x1 x2 b c b c b c b c b c b c         d e d e e e e e g g g g e e e e d e d e d e d e g g g g g g g g e e e e f g f g f g f g f g f g a a a a a a a a a a a a a a a a a a a a a a a a     y1 y2 y3 a) Code II b) Code III c) Code IV Fig.S18.14. Matrices ordonnées Problème N°.19. Affichage multiplexé. La structure à synthétiser est une structure synchrone. Elle peut être considérée comme un système séquentiel synchrone ayant 6 sorties ; T1, T2, T3, T4, S1 et S2. Les deux dernières sorties sont générées pour commander le multiplexeur. Le fonctionnement de S.C. est résumé par le tableau de la fig.S19.1 Fig.S19.1. D’après la fig.S19.1, on dénombre 4 états internes codables par deux variables internes. Donc, nous avons besoins de deux bascules. Soient x et y ces deux bascules. Le diagramme des états qui régit le fonctionnement de ce système 199 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. est donné par la fig.S19.2, quant à la table des états correspondante, elle est donnée par la fig.S19.3a. Fig.S19.2. Fig.S19.4 200 Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Problème 20. Commande de lampes de chevet. Ce problème nous expose un système simple qui consiste à commander l’allumage ou l’extinction de deux lampes B et C à partir de trois endroits différents a, b et c. Ces informations nous conduisent au schéma fonctionnel de la fig.S20.1 et les conditions de fonctionnement sont traduites selon le diagramme de la fig.S20.2. Fig.S20.1 Schéma fonctionnel. Le graphe montre que les combinaisons simultanées et multiples sont exclues. La nécessité d’utiliser un circuit de vérouillage se fait sentir. On peut, dans ce cas, utiliser le circuit qui a été utilisé dans le problème N°6 (joueur le plus rapide). Néanmoins si les combinaisons multiples sont introduites dans le fonctionnement du système il faudra les inclure dans le graphe en créant d’autres états. Dans notre cas nous nous abstiendrons à ne pas compliquer le problème, et nous nous contenterons de ces 10 états et d’un circuit de vérouillage. Dans ce cas de figure, la matrice primitive qui, au départ, comportait 12 lignes et 11 colonnes se réduira à une matrice à 12 lignes et 6 colonnes. Nous invitons le lecteur à se joindre à nous et, lui demandons de se reférer au problème N°6 pour la suite de la synthèse. 201 Le schéma fonctionnel est donné par la fig.1 et le graphe de fluence par la fig. Problème 21.2.S21.S20. Fig. d’une porte d’habitation ou tout élément necessitant un code secret pour son ouverture. Fig.S21. Diagramme des phases.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. La structure qui est à synthètiser possède deux entrées « a » et « b » et une sortie « S » qui va agir sur la serrure. 202 . Le problème 21 traite de l’ouverture d’une serrure électronique.1. Schéma fonctionnel. Serrure électronique. Celle-ci peut être celle d’un coffre-fort.S21.2. Problème N°22. dans ce cas. uniquement. D’autre part. Si les conditions de fonctionnement sont strictes et sans ambages. Ainsi on gardera l’intimité de la séquence qui a été imposée. Au niveau de l’état 5 la serrure s’ouvre. le système est bloqué dans la boucle constituée par les états 5. 203 . On remarque sur ce graphe que. Et. que la séquence a été légèrement modifiée. une fois ouverte. lorsqu’on applique la séquence qui a été imposée par les conditions de fonctionnement. si on se reporte au diagramme de la fig. Ceci d’une part. Commande unipolaire d’un moteur pas à pas. 4 et 5.S21. En effet. Graphe de fluence. est : ab:00→10→00→10→11→10→00 et non pas : ab:00→10→11→10→00. Il en est de même pour les états 10 et 11. 3 .2. 6. le système décrit les états 1.2. 7 et 8. La séquence d’ouverture de la serrure . on constate que lorsque le système est dans l’état 2.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. il peut revenir vers l’état 1 lorsque « a » est relâché. 2. ils n’évolueront pas vers l’état initial 1 mais vers le nouvel état 12 lorsqu’on annule l’état d’entrée. il faudra créer un nouvel état (12 par exemple) vers lequel le système évoluera lorsque « a » est relâché de l’état 2. Ceci a été fait. A moins que l’on supprime l’alimentation. Il ne peut plus revenir vers les autres états. Fig. dans le but d’alléger le diagramme des phases.S21. aussi. En fin de compte l’état 1 ne reçoit aucune flèche. on peut remarquer. le moteur peut fonctionner en « pas » α= 1. 3. sur les entrées D. 0010(2). doit pouvoir faire tourner le moteur dans les deux sens. C’est-à-dire. 0100(4). S’il en est ainsi. 2ème étape : Gestion des mouvements de rotation du moteur. C. Si le moteur est un 200 pas alors α=360/200= 1. 204 . 1) Synthèse du générateur de séquences. En excitant les bobines D.22. tout simplement. Le générateur. 1000(8) et 1001(9). dont il est question. à concevoir un générateur de séquences synchrone dont les états sont imposés par la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. générer la séquence: 1.9). 2.1. 1100(12).1. 0110(6).8°. en d’autres termes. Concevoir un circuit séquentiel capable de générer ces états revient. B et A. En bref. B et A à la manière indiquée par la fig. L’analyse des conditions de fonctionnement de ce problème montre que ce dernier peut être traité en deux étapes : 1ère étape : Synthèse d’un générateur de séquences. C.8) ou en « demi-pas » α=0.22. Nous allons considérer le fonctionnement en demi-pas. les états suivants : 0001(1). il faudra générer. 0011(3). un moteur pas à pas est considéré comme un ensemble de 4 bobines dont l’excitation peut provoquer la rotation de l’induit d’un angle α appelé « pas ». 8. 𝑄𝑄𝐶𝐶 . 205 . 12. Fig. Dans notre cas N=12 donc : 𝑘𝑘 = 𝑙𝑙𝑙𝑙𝑙𝑙12 ⁄𝑙𝑙𝑙𝑙𝑙𝑙2 = 3. 6.58 . 8 et 9 dans cet ordre et dans le sens inverse : 9. 𝑒𝑒𝑒𝑒 𝑄𝑄𝐷𝐷 . C et D ces bascules dont les entrées sont : pour A: 𝐽𝐽𝐴𝐴 𝑒𝑒𝑒𝑒 𝐾𝐾𝐴𝐴 . 6. Ceci nous conduit au diagramme des transitions de la fig. Connaissant la série de nombre à générer. 12. c) Nombre de bascules. 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝐵𝐵 ∶ 𝐽𝐽𝐵𝐵 𝑒𝑒𝑒𝑒 𝐾𝐾𝐵𝐵 . 𝑒𝑒𝑒𝑒 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝐷𝐷: 𝐽𝐽𝐷𝐷 𝑒𝑒𝑒𝑒 𝐾𝐾𝐷𝐷 . Soient A. 2.S22. 4. Si N est le nombre le plus grand de la séquence à générer. « x=1 » c’est la deuxième qui le sera. et 1. Leurs sorties normales seront désignées. Comme k est un entier on prendra k=4. 𝑄𝑄𝐵𝐵 .2. Pour faire la différence entre ces deux séquences nous allons choisir une variable « x » qui sélectionnera les deux modes de la manière suivante: « x= 0 » c’est la première séquence qui est générée. le nombre "k" de bascules est donné par: 2𝑘𝑘 ≥ 𝑁𝑁. Diagramme des transitions. 4.S22. respectivement. 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝 𝐶𝐶 ∶ 𝐽𝐽𝐶𝐶 𝑒𝑒𝑒𝑒 𝐾𝐾𝐶𝐶 . par 𝑄𝑄𝐴𝐴 . Par conséquent il nous faut 4 bascules.2.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 3. il faut déterminer le nombre de bascules nécessaires puis établir la table des états du générateur de séquences. B. 206 . Etablissant. maintenant. a)1er cas : x=0 b)2ème cas : x= 1 Fig.22. Tables des états et assignées. les tables des états et assignées de la fig. d) Table des états. Les tables des transitions du générateur de séquences et les équations des entrées des bascules sont données par les fig.4 (cas x=0) et fig. la table des états de cette structure séquentielle en considérant 𝑄𝑄𝑋𝑋 comme " état présent" et 𝑄𝑄𝑋𝑋+ comme " état futur" de la bascule X ( X= A.C ou D). Il vient.22.3a.22. ( 1er cas : x=0) ou fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.5 (cas x=1).22.3. donc.B.22.3b( 2ème cas : x=1). 𝐽𝐽𝐶𝐶 = 𝑄𝑄�𝐴𝐴 𝑄𝑄�𝐵𝐵 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. . 𝐷𝐷𝐷𝐷 = 𝑄𝑄�𝐶𝐶 𝑄𝑄�𝐵𝐵 𝐾𝐾𝐷𝐷 = 𝑄𝑄𝐶𝐶 . . 207 .4.22. 𝐽𝐽𝐵𝐵 = 𝑄𝑄�𝐷𝐷 𝑄𝑄𝐶𝐶 . Equations des entrées des bascules pour x=0 Remarque : Pour obtenir les expressions logiques des entrées Di il faudra boucler les transitions T1 et S1. 𝐽𝐽𝐷𝐷 = 𝑄𝑄𝐴𝐴 𝑄𝑄�𝐵𝐵 . 𝐷𝐷𝐵𝐵 = 𝑄𝑄�𝐷𝐷 𝑄𝑄�𝐴𝐴 𝐾𝐾𝐵𝐵 = 𝑄𝑄𝐴𝐴 . 𝐾𝐾𝐶𝐶 = 𝑄𝑄𝐵𝐵 𝐷𝐷𝐶𝐶 = 𝑄𝑄�𝐴𝐴 𝑄𝑄�𝐵𝐵 𝐽𝐽𝐴𝐴 = 𝑄𝑄�𝐷𝐷 𝑄𝑄�𝐶𝐶 𝐷𝐷𝐴𝐴 = 𝑄𝑄�𝐷𝐷 𝑄𝑄�𝐶𝐶 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐷𝐷 Fig. 𝐾𝐾𝐷𝐷 = 𝑄𝑄𝐴𝐴 . 𝐷𝐷𝐷𝐷 = 𝑄𝑄�𝐴𝐴 𝑄𝑄�𝐵𝐵 .5. 𝐾𝐾𝐶𝐶 = 𝑄𝑄𝐷𝐷 𝐷𝐷𝐶𝐶 = 𝑄𝑄�𝐴𝐴 𝑄𝑄�𝐷𝐷 𝐽𝐽𝐴𝐴 = 𝑄𝑄𝐷𝐷 𝑄𝑄�𝐶𝐶 𝐷𝐷𝐴𝐴 = 𝑄𝑄�𝐵𝐵 𝑄𝑄�𝐶𝐶 𝐾𝐾𝐴𝐴 = 𝑄𝑄𝐵𝐵 Fig. 𝐽𝐽𝐶𝐶 = 𝑄𝑄�𝐴𝐴 𝑄𝑄𝐵𝐵 . C’est-à-dire que chaque entrée des bascules « Di » du circuit global est régit par l’équation : 𝐷𝐷𝑖𝑖 = 𝑥𝑥̅ 𝐷𝐷𝑖𝑖 (1𝑒𝑒𝑒𝑒 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐 ) + 𝑥𝑥 𝐷𝐷𝑖𝑖 (2è𝑚𝑚𝑚𝑚 𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐𝑐) 208 . des bascules « D ». Equations des entrées des bascules pour x=1 Pour minimiser la complexité du câblage on choisira.B. 𝐽𝐽𝐷𝐷 = 𝑄𝑄�𝐴𝐴 𝑄𝑄�𝐵𝐵 . 𝐾𝐾𝐵𝐵 = 𝑄𝑄𝐶𝐶 . 𝐽𝐽𝐵𝐵 = 𝑄𝑄�𝐷𝐷 𝑄𝑄�𝐶𝐶 .22. 𝐷𝐷𝐵𝐵 = 𝑄𝑄�𝐷𝐷 𝑄𝑄�𝐶𝐶 .C et D) du circuit global est la sortie du MUX élémentaire dont les entrées sont les Di des deux circuits et l’entrée de sélection est « x ». L’expression logique de l’entrée « Di » ( i= A. pour la matérialisation de la structure de commande.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Ceci sera réalisé grâce au circuit RC placé aux entrées asynchrones (preset et clear) comme l’indique la fig.22. (Voir exercice N°11 pour l’opportunité de ce circuit). Pour éviter un blocage du générateur de séquences ou une séquence indésirable.5.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. mais en pratique ils risquent d'apparaître à la mise sous tension. (0111)2 =(7)10. (1010)2 =(10)10. Remarque : Théoriquement les états (0000)2=(0)10 . � 𝑪𝑪 + 𝒙𝒙𝑸𝑸 𝑫𝑫𝑫𝑫 = 𝑸𝑸 � 𝑸𝑸 � 𝑨𝑨 [𝒙𝒙 � 𝑩𝑩 + 𝒙𝒙𝑸𝑸 � 𝑫𝑫 ] � 𝑸𝑸 𝑫𝑫𝑪𝑪 = 𝑸𝑸 � 𝑫𝑫 [𝒙𝒙 � 𝑪𝑪 ]. (1110)2=(14)10 et (1111)2 =(15)10 sont interdits pour le générateur. (1100)2 =(12)10 . (1101)2 =(13)10 .6. 𝑫𝑫𝑨𝑨 = 𝑸𝑸 � 𝑪𝑪 [𝒙𝒙 � 𝑫𝑫 + 𝒙𝒙𝑸𝑸 � 𝑩𝑩] � 𝑨𝑨 + 𝒙𝒙𝑸𝑸 � 𝑸𝑸 𝑫𝑫𝑩𝑩 = 𝑸𝑸 � 𝑸𝑸 Le circuit réalisé et simulé par multim7 est donné par la fig. à la mise sous tension.6. 209 . Fig.22.22. (101)2=(5)10 . (1011)2 =(11)10 . il faudra imposer un état futur appartenant à l'ensemble de ses états permis. Logigramme du générateur de séquences. Ce qui nous donne les équations suivantes : � 𝑩𝑩 [𝒙𝒙 � 𝑨𝑨 ] . 3ème mode : Faire un tour complet et s’arrêter. Table de vérité. Un monostable de durée « t ». D’après les énoncés le moteur doit avoir les modes de fonctionnement ci-après: 1er mode : Tourner dans le sens direct à la vitesse de 20Tr/s. 2ème mode : Tourner dans le sens inverse à la vitesse de 40 Tr/s. Pour assurer ces trois modes de fonctionnemnt on doit disposer de trois éléments différents à savoir : Un générateur d’impulsions de fréquence f1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. f2. Comme il n’a pas été précisé à quelle vitesse le moteur doit tourner lorsqu’on appuie sur "m ".22.7 et fig.8. Fig.7. Les fréquences f1. et le nombre « t » seront déterminés ultérieurement. nous avons apporté la modification suivante : Lorsque « m » est appuyé le moteur doit faire un tour à la vitesse de 20Tr/s si 210 .22. 2) Gestion des mouvements de rotation du moteur. Schéma fonctionnel Fig.22.8. Un générateur d’impulsions de fréquence f2. Le schéma fonctionnel et la table de vérité de la structure à déterminer sont donnés par les fig.22. Logigramme de la gestion des mouvements de rotation. maintenant à déclencher le monostable chaque fois que i ou bien d soit appuyé en conjonction avec m.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 211 . et à la vitesse de 40Tr/s si d est appuyé. tout simplement par l’équation. ensuite il s’arrête. si val est l’entrée de validation du monostable :𝒗𝒗𝒗𝒗𝒗𝒗 = (𝒅𝒅⨁𝒊𝒊)𝒎𝒎. x=1 et H=t.22. Ceci se traduit sur la table de vérité par : A la combinaison dim = 011 . Fig. Finalement on abouti au logigramme de la fig.9.f2 Les expressions logiques de x et de H sont données par les équations : � 𝒊𝒊𝒊𝒊𝒕𝒕𝒕𝒕𝟏𝟏 + 𝒅𝒅𝒊𝒊̅𝒎𝒎 � 𝒊𝒊𝒎𝒎 � 𝒇𝒇𝟐𝟐 + 𝒅𝒅𝒊𝒊̅𝒎𝒎𝒎𝒎𝒇𝒇𝟐𝟐 𝒙𝒙 = 𝒅𝒅𝒊𝒊̅. x=0 et H=t.f1 Et à la combinaison dim = 101 .9. « i » est appuyé. ceci se traduit. 𝑯𝑯 = 𝒅𝒅 � 𝒇𝒇𝟏𝟏 + 𝒅𝒅 � 𝒊𝒊𝒇𝒇𝟏𝟏 + 𝒅𝒅𝒊𝒊̅𝒇𝒇𝟐𝟐) � 𝒊𝒊𝒇𝒇𝟏𝟏 + 𝒅𝒅𝒊𝒊̅𝒇𝒇𝟐𝟐) + 𝒎𝒎𝒎𝒎(𝒅𝒅 𝑯𝑯 = 𝒎𝒎 � (𝒅𝒅 � 𝒊𝒊𝒇𝒇𝟏𝟏 + 𝒅𝒅𝒊𝒊̅𝒇𝒇𝟐𝟐� � 𝒊𝒊𝒇𝒇𝟏𝟏 + 𝒅𝒅𝒊𝒊̅𝒇𝒇𝟐𝟐� = (𝒎𝒎 � + 𝒕𝒕)�𝒅𝒅 𝑯𝑯 = (𝒎𝒎 � + 𝒎𝒎𝒎𝒎)�𝒅𝒅 𝒙𝒙 = 𝒅𝒅𝒊𝒊̅ � 𝒊𝒊𝒇𝒇𝟏𝟏 + 𝒅𝒅𝒊𝒊̅𝒇𝒇𝟐𝟐 � 𝑯𝑯 = (𝒎𝒎 � + 𝒕𝒕)�𝒅𝒅 Il reste.22. Pour la durée t du monostable.22. La fig.22. x3 et x2 de la fig.22. il faudra une fréquence de 16KHz. il faut qu’elle soit suffisante pour faire passer 400 impulsions.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.B. x2. Pour une vitesse de 20Tr/s il faudra délivrée sur l’entrée horloge (H) 20*400 =8000 impulsions /s. N. Le circuit qui sera utilisé est un amplificateur de puissance utilisant un transistor TIP 112. Fig. 3) Détermination des fréquences f1 et f2 ainsi que la durée active du monostable. alors t=400*62. Si c’est f1 qui est utilisée.10.5 µs=25ms. alors t=400*T1=400*125 µs =50ms. ce qui correspond à une fréquence de 8KHz. sur l’entrée H. 4) Circuit d’interface entre le générateur de séquence et le moteur pas-à-pas. Les circuits x1.10 montre les détails du montage.5 µs).6 sont des mux élémentaires dont le logigramme est donné ci-dessous 212 . 400 impulsions (une impulsion par demi pas). Et pour une vitesse de 40Tr/s. si c’est f2. Une diode de protection sera intercalée entre les extrémités de chaque bobine afin de protéger le transistor. Circuit d’interface. d’où f1=8KHz (T1=125µs) et f2=16KHz (T2=62. Pour effectuer un tour(ou 200 pas) le moteur doit recevoir. Réponses aux questions d’auto-évaluation 1) La structure générale d’un système séquentiel est composée d’un BLOC COMBINATOIRE et d’un BLOC MEMOIRE [x] BLOC [S] COMBINATOIRE [y] BLOC [Y] MEMOIRE Les circuits séquentiels possèdent un bloc mémoire. Ces vecteurs ont la signification suivante : [x] est le vecteur d’ENTREE. [Y] est le vecteur INTERNE FUTUR. Elle est matérialisée soit par une bascule « R-S ». apparaît comme un retour de la sortie vers l’entrée. Pour obtenir une bascule RSH. alors que les systèmes logiques combinatoires n’en possèdent pas. Une mémoire explicite apparaît. soit par une bascule »D » 4) La bascule R-S est constitué par deux NAND retrocouplés comme l’indique la (Fig. [S] est le vecteur de SORTIE. 3) Une mémoire implicite. dans un système séquentiel.4.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 2) Le bloc combinatoire et le bloc mémoire communiquent entre eux et avec l’extérieur via des vecteurs d’informations comme le montre la figure ci-dessus. soit par une bascule « J-K ». quant à elle. [y] est le vecteur INTERNE PRESENT. comme un opérateur séparé du bloc combinatoire. Elle fait partie intégrante du bloc combinatoire Il y aura autant de mémoires qu’il y a de retours.1). on part de la bascule 𝑅𝑅� − 𝑆𝑆� 213 . 4. précédente à laquelle on rajoute deux portes NAND sur 𝑅𝑅� − 𝑆𝑆� .Lorsque H=0 et les entrées R et S sont quelconques.2 vous remarquez que 𝑄𝑄 = 1 𝑒𝑒𝑒𝑒 𝑄𝑄� = 1. . Dans le cas ou H=1. 7) Pour obtenir une bascule D LATCH. 6) Une bascule anti-rebond est tout simplement une bascule R-S utilisée dans le cas où un dispositif mécanique (tel qu’interrupteur) attaque l’entrée horloge d’un circuit séquentiel sensible aux fronts montant ou descendant de l’impulsion d’horloge (Fig. En se référant à la fig.4. la combinaison R=S= 1 est interdite car les sorties de la bascule 𝑄𝑄 𝑒𝑒𝑒𝑒 𝑄𝑄� ne sont plus complémentaires. ce qui nous donne les entrées R et S contrôlées par l’entrée horloge (H) (Fig.2.7. on regroupe R et S en une seule entrée tel que 𝑅𝑅 = 𝑆𝑆̅ au moyen d'un inverseur comme représenté par la fig. 5) Le bistable RSH est au repos pour deux cas de figure : .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.6.).1).Ou bien H étant égale à « 1 ». alors : R= 0 et S=0.1 214 . Ses chronogrammes sont donnés par la fig. Les chronogrammes de cette bascule sont donnés par la fig.8. d’une part.2. 8) La bascule 𝑅𝑅 − 𝑆𝑆 comporte une combinaison interdite à l’entrée car elle mène à une situation indéterminée à la sortie. .2.1). en rebaptisant les entrées 𝑅𝑅 et 𝑆𝑆 par 𝐽𝐽 et 𝐾𝐾 respectivement.7. 215 .8. d’autre part la sortie 𝑄𝑄� à l’opérateur ET qui reçoit 𝑅𝑅 et 𝐻𝐻.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Pour lever cette interdiction il suffit de relier. la sortie Q à l’opérateur ET qui reçoit 𝑆𝑆 et 𝐻𝐻. Il est facile de vérifier que le circuit obtenu. admet la combinaison:𝐽𝐽 = 𝐾𝐾 = 1 (fig. notée 𝐷𝐷. 𝐷𝐷: est la variable d’entrée. Il s’agit de « PRESET » et « CLEAR ». La fig. 9) On obtient une bascule « D » à partir d’une bascule J-K en ajoutant un inverseur entre l’entrée J et l’entrée K de manière à avoir K = 𝐽𝐽 ̅ . il est facile de constater que: lorsque 𝐽𝐽 = 𝐾𝐾 = 1 la bascule est dans un état instable(𝑄𝑄+ = 𝑄𝑄� ). Ces dernières sont asynchrones et agissent de façon prioritaire. on trouve deux autres entrées. H: est la variable de commande. surtout lorsque la combinaison 𝐽𝐽 = 𝐾𝐾 = 1 risque d’apparaître.1 montre le logigramme de la bascule « D » et ses chronogrammes.2. la sortie 𝑄𝑄 de la bascule «recopie » l ‘état appliqué à l’entrée.8. 216 . En se référant aux chronogrammes de la fig.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. A chaque impulsion de l’entrée 𝐻𝐻. 10) Outre les entrées synchrones dont sont dotées les bascules. On préfère. dans ces conditions.9. si on impose un niveau bas sur l’entrée Preset (ou Clear) la sortie normale (Q) de la bascule se met au niveau «HAUT» (ou niveau BAS) et restera dans cet état quelque soit les états des autres entrées. C’est pour cette raison que ce montage est rarement utilisé. c’est-à-dire. utiliser des bascules maître-esclaves. 12) La différence qui existe entre une bascule "𝐷𝐷 𝑀𝑀𝑀𝑀î𝑡𝑡𝑡𝑡𝑡𝑡 − 𝐸𝐸𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠" et la bascule "𝐽𝐽 − 𝐾𝐾 𝑀𝑀𝑀𝑀î𝑡𝑡𝑡𝑡𝑡𝑡 − 𝐸𝐸𝐸𝐸𝐸𝐸𝐸𝐸𝐸𝐸𝐸𝐸𝐸𝐸" est l’inverseur qui a été ajouté entre l’entrée 𝐽𝐽 et l’entrée 𝐾𝐾 de manière à avoir 𝐾𝐾 = 𝐽𝐽 ̅ comme le montre la figure ci-dessous. Il était. Cette situation ne permet guère à cette bascule de remplir son rôle convenablement. après analyse des chronogrammes nous avons constaté que la combinaison J=K=1 met la bascule dans un état instable bien que cette combinaison n’est plus interdite. L’entrée « J » a été rebaptisée « D ». 11) Dans l’exercice N°8 nous avons vue comment on obtient une bascule J-K et. nécessaire de contourner ce problème par la mise en cascade de deux bascules. Pour charger une information dans la bascule J-K (ou la bascule D) on 217 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. donc. C’est la bascule Maître-Esclave dont le logigramme et les chronogrammes sont données par les figures ci-dessous. 2.1. Pour la bascule « D » on relie la sortie complémentaire 𝑄𝑄� à l’entrée « D ».Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Si la fréquence d’horloge est f0 alors la fréquence disponible à la sortie Q et f0 /2. ensuite on applique une impulsion d’horloge.13. présente l’ordre désiré (mise à « 1 « ou bien mise à « 0 ») sur les entrées synchrones. 218 .13. La sortie de l’une attaque l’horloge de l’autre fig. Si nous désirons une division par 2n il est nécessaire de disposer de n bascules montées en queue leu-leu. 13)Pour réaliser un diviseur de fréquence avec une bascule J-K on relie les entrées synchrones (J et K ) à Vcc et on applique des impulsions d’horloge sur l’entrée Ck. Pour une division par 2n le montage se fera à l’instar de celui de la bascule précédente fig. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Ses états sont maintenus quel que soit l'état de D et tant que PRESET est à 0. représentant une bascule « D » avec ses entrées asynchrones. 219 . Comme une entrée n’est « ACTIVE » qu’occasionnellement il faut lui attribuer. La sortie complémentaire. Par contre lorsque cette même entrée est au niveau haut le courant qui circule de la sortie vers l’entrée est de l’ordre de quelques µA.15. C’est la mise 1 à de la bascule(𝑄𝑄 = 1). Et il en est de même pour toute entrée qui est active momentanément. Lorsque PRESET est active (c’est-à-dire égale à zéro) la sortie de la porte 7 est portée à « 1 » car une de ses entrées est forcée à « 0 ». 14) Lorsqu’une entrée est mise à « 0 » par le biais d’une sortie qui en est la cause un courant important (de l’ordre d’une dizaine de mA) circule de l’entrée vers la sortie. Il est tout à fait logique que si une entrée est maintenue trop longtemps à un niveau logique constant . un niveau « BAS ». se trouve à « 0 » car ses entrées sont toutes à « 1 ». par construction. ce niveau ne peut être que le niveau « HAUT ». quant à elle. 15) Pour comprendre le fonctionnement des entrées asynchrones « PRESET » et « CLEAR » nous allons nous appuyer sur le schéma de la fig. Voyons maintenant comment fonctionnent les entrées CLEAR et PRESET. C’est pour cette raison que les entrées « PRESET » et « CLEAR » sont actives au niveau « BAS ». Si Clock est à 0 les sorties des portes NAND 5 et 6 se trouvent à l'état 1. le MAÎTRE est verrouillé (C’=0). d’un état vers un autre état. les sorties 𝑄𝑄 𝑒𝑒𝑒𝑒 𝑄𝑄� sont forcées à l'état 1. 20) La bascule R-S est décrite par un diagramme à quatre (04) états comme l’indique la figure ci-dessous. S et R sont les entrées de la bascule. 220 . Si c’est CLEAR qui l’est « Q » est mise à « 0 ». Q est sa sortie normale. le système n’évolue pas vers l‘état stable prévu. Pour contourner ces courses critiques il faut veiller. 16) Les systèmes séquentiels peuvent être décrits soit par une table des états soit par un diagramme des états. Si Clock est au niveau HAUT. Cette combinaison des entrées CLEAR et PRESET est rarement utilisée. 18) Le fusionnement des lignes d’une matrice réduite consiste à placer plus d’un état stable sur une même ligne. met en jeu la variation simultanée des variables internes. Par contre un système séquentiel synchrone est décrit par diagramme des transitions. 19) Lorsqu’une transition. De même. à attribuer un codage adjacent aux états stables et leurs états transitoires. 17) Un diagramme des phases traduit les conditions de fonctionnement d’un système séquentiel asynchrone. Par conséquent l’ESCLAVE n’est plus sollicité par le maître. Si l'on porte les deux entrées CLEAR et PRESET à l'état 0. pour mettre la bascule à l'état 0 (𝑄𝑄 = 0). Il n’est possible que si les états qui se superposent portent le même nom (il faut remarquer qu’une condition indifférentes peut être remplacée par n’importe qu’elle état). Si PRESET est active la sortie « Q » est mise à 1. lors du codage de la matrice réduite. passant d’un état stable. il y a naissance de course.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. il faut positionner l'entrée PRESET à l'état 1 et l'entrée CLEAR à l'état 0. Ces deux représentations traduisent les desideratas initiaux du système à synthétiser. Cette course peut être « critique » si. Celui-ci.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. sera minimisée. Après avoir éliminé les courses critiques par le choix d’un code qui respectent les adjacences des états stables et leurs états transitoires. on déduit les expressions des différentes fonctions: secondaires et de sorties. est transcrit sous forme d’une table des états qui. 21) La synthèse d’une machine séquentielle commence par l’obtention du diagramme des états. C’est-à-dire réduire le maximum possible les états du système. on assigne la matrice ordonnée puis. ensuite. 221 . LES CIRCUITS FRÉQUEMMENT RENCONTRÉS DANS LES MONTAGES INDUSTRIELS Les technologies bipolaires et MOS sont jusqu'à présent les plus utilisées dans les circuits industriels. mais aussi l'inventaire des circuits avec leur fonction. Encore faut-il connaître ces codes. C'est le rôle des figures 1 et 2 qui donnent la signification des codes d'appellation des circuits logiques TTL et C-MOS. 222 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Que ce soit pour la maintenance ou pour la réalisation. CATALOGUE DES CIRCUITS INTEGRES . Chaque constructeur utilise des codes qu'il imprime sur les boîtiers afin de pouvoir les identifier. il est important de connaître non seulement la technologie. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 223 . ET à 4 entrées 7414 N 6 inverseurs trigger 7416 N 6 inverseurs de puissances à collecteur ouvert 7417 N 6 étages d'attaque à collecteur ouvert pour 40 mA 7420 N Double porte NON .ET à 4 entrées avec collecteur ouvert 7423 N Double porte NON .ET à 2 entrées Quadruple porte NON .ET à 2 entrées avec collecteur ouvert Quadruple porte NON .ET à 2 entrées avec collecteur ouvert 7404 N 6 inverseurs 7405 N 6 inverseurs avec collecteur ouvert 7406 N 6 étages d'attaque inverseur à collecteur ouvert pour 40 mA 7407 N 6 étages d'attaque à collecteur ouvert pour 40 mA 7408 N Quadruple porte ET à 2 entrées 7409 N Quadruple porte ET à 2 entrées avec collecteur ouvert 7410 N Triple porte NON . .OU à 4 entrées expansible et strobe 224 .ET à 4 entrées 7422 N Double porte NON . 1.ET à 3 entrées 7411 N Triple porte ET à 3 entrée 7412 N Triple porte NON .OU à 2 entrées Quadruple porte NON . 1.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.ET à 3 entrées avec collecteur ouvert 7413 N Double porte NON .INVENTAIRE DES CIRCUITS DE LOGIQUE : FAMILLE TTL 7400 N 7401 N 7402 N 7403 N Quadruple porte NON . décimal 7444 N Décodeur excès de 3 Gray .OU .décimal 7445 N 7446 AN 7447 AN Décodeur décimal BCD à collecteur ouvert pour 80 mA et 30 V ou 15 V Décodeur BCD 7 segments à collecteur ouvert avec 30 V / 20 mA Décodeur BCD 7 segments à collecteur ouvert avec 30 V / 20 mA 7448 N Décodeur BCD 7 segments 7450 N Double porte ET .ET à 2 entrées .NON à 4 x 2 entrées 225 . 7425 N Double porte NON .OU à 4 entrées et strobe 7426 N Quadruple porte NON .NON à 2 x 2 entrées 7453 N Porte inverseur ET .NON à 4 x 2 entrées expansible 7454 N Porte inverseur ET .OU .ET à 8 entrées 7432 N Quadruple porte OU à 2 entrées 7437 N Quadruple porte NON .OU à 3 entrées 7428 N Quadruple porte NOR à 2 entrées 7430 N Porte NON .OU .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.OU .ET de puissance à 4 entrées 7442 N Décodeur décimal BCD 7443 N Décodeur excès de 3 .NON à 2 x 2 entrées 7451 N Double porte inverseur ET .ET de puissance à 2 entrées et collecteur ouvert 7440 N Double porte NON .ET de puissance à 2 entrées 7438 N Quadruple porte NON .Haute tension 7427 N Triple porte NON . 7460 N Double porte de multiplication à 4 entrées 7470 N Flip-Flop JK à 2 x 3 entrées 7472 N Flip-Flop maître esclave à 2 x 3 entrées 7473 N Flip-Flop maître esclave avec entrée reset 7474 N Double Flip-Flop D synchrone 7475 N Quadruple Flip-Flop D asynchrone 7476 N Double Flip-Flop JK maître esclave avec entrées set et reset 7480 N Additionneur complet à 1 bit 7481 N Mémoire à 16 bits écriture / lecture 7482 N Additionneur complet à 2 bits 7483 AN Additionneur complet à 4 bits 7484 AN Mémoire à 16 bits écriture / lecture à 2 entrées d'écriture et de lecture 7485 N Comparateur binaire à 4 bits 7486 N Quadruple porte OU Exclusif 7489 N Mémoire à 64 bits écriture / lecture à collecteur ouvert 7490 AN Compteur décimal 7491 AN Registre à décalage à 8 bits série 7492 N Diviseur par 12 7493 N Compteur binaire 7494 N Registre à décalage 4 bits à entrée parallèle 7495 AN Registre à décalage 4 bits entrées et 4 sorties parallèles 226 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.ET à 2 entrées 74141 AN Décodeur décimal BCD pour tubes d'affichage 74142 N Compteur décimal et commande de NIXIE 74145 N Décodeur décimal BCD à collecteur ouvert pour 80 mA et 30 V ou 15 V 74148 N 8 To 3 Line Priority Encoder 74150 N Sélecteur de données 16 bits / multiplexeur 74151 N Sélecteur de données 8 bits / multiplexeur 74153 N Double sélecteur de données 4 bits / multiplexeur 74154 N Décodeur binaire 4 bits / démultiplexeur 227 . 7496 N 7497 N Registre à décalage 5 bits parallèle Diviseur de fréquence binaire synchrone programmable 6 bits 74100 N Octo-Flip-flop D 74107 N Double Flip-flop JK maître esclave avec entrée reset 74110 N Flip-flop JK maître esclave avec blocage d'entrée 74111 N Double Flip-flop JK maître esclave avec blocage d'entrée 74118 N Sextuple Flip-flop RS à entrée de reset commune 74120 N Double synchronisation d'impulsions 74121 N Monostable 74122 N Monostable redéclenchable à entrée reset 74123 N Double monostable redéclenchable à entrée reset 74125 N 4 portes OUI à sorties 3 états 74132 N Quadruple Trigger de Schmitt NON . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. décimal 74170 N Mémoire à 16 bits écriture / lecture avec des mots jusqu'à 4 bits 74174 N Sextuple Flip-flop D à entrée de reset 74175 N Quadruple Flip-flop D synchrone 74180 N Contrôle de parité 8 bits 74181 N Unité logique arithmétique 4 bits 74184 N Convertisseur binaire BCD 6 bits 74185 AN Convertisseur binaire BCD 6 bits 74190 N 74191 N Compteur décimal réversible pour chaîne de comptage synchrone Compteur binaire réversible pour chaîne de comptage 228 . 74155 N Double décodeur binaire 2 bits / démultiplexeur 74156 N Double décodeur binaire 2 bits / démultiplexeur 74157 N Quadruple sélecteur d'information 2 bits / multiplexeur 74160 N Compteur décimal synchrone à entrée de set et de reset 74161 N Compteur décimal synchrone à entrée de set et de reset 74162 N 74163 N Compteur binaire synchrone 4 bits à entrée de set et de reset Compteur binaire synchrone 4 bits à entrée de set et de reset 74164 N Registre à décalage 8 bits à sortie parallèle 74165 N Registre décalage 8 bits à entrée parallèle 74166 N Registre à décalage synchrone 8 bits à entrée parallèle 74167 N Diviseur de fréquences. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. synchrone 74192 N Compteur décompteur décimal avec set et reset 74193 N Compteur décompteur binaire avec set et reset 74194 N Registre à décalage parallèle synchrone 4 bits droite / gauche 74195 N Registre à décalage parallèle synchrone 4 bits à entrée JK 74196 N Compteur décimal 50 MHz avec entrée de set et reset 74197 N Compteur binaire 50 MHz avec entrée de set et reset 74198 N Registre à décalage synchrone 8 bits à entrée et sortie parallèles 74199 N Registre à décalage synchrone 8 bits parallèle à entrée JK 74LS241 Driver de bus non inverseur 74LS242 Quad bus transceiver inverting 74LS243 4 transcodeurs non inverseur 3 états 74795 : Octal Buffer with Three-State Outputs (74LS795 is 81LS95 equivalent to 81LS95). 229 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 1.BROCHAGE DES CIRCUITS DE LOGIQUE : FAMILLE TTL 230 . 2. . 231 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 232 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 233 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 234 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 235 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 236 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 237 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 238 . K 4028 Décodeur BCD . binaire / décimal 4030 Quadruple porte OU .EXCLUSIF 4031 Registre à décalage 64 bits 4035 Registre à décalage universel 4 bits 4040 Compteur binaire à 12 étages 4041 Quadruple porte de puissance avec sortie complémentaire 239 .ET à 4 entrées 4013 Double bascule D 4014 Registre à décalage 8 bits 4015 Double registre à décalage 4 bits 4016 Quadruple interrupteur bidirectionnel 4017 Compteur Johnson à 5 étages 4018 Compteur / diviseur par 'n' programmable 4019 Quadruple multiplexeur à 2 entrées 4020 Compteur binaire à 14 étages 4021 Registre à décalage 8 bits 4022 Compteur Johnson à 4 étages. 2. 1.OU à 2 entrées 4002 Double porte NON .OU à 3 entrées 4027 Double bascule J . .décimal (1 parmi 10) 4029 Compteur / décompteur synchrone.INVENTAIRE DES CIRCUITS DE LOGIQUE : FAMILLE C.ET 4012 Double porte NON .ET à 3 entrées 4024 Compteur binaire à 7 étages 4025 Triple porte NON .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.OU à 3 entrées + inverseur 4001 Quadruple porte NON . diviseur par 8 4023 Triple porte NON .OU à 4 entrées 4006 Registre à décalage statique 18 étages 4007 Double paire complémentaire + inverseur 4008 Additionneur 4 bits avec retenue 4011 Quadruple porte NON .MOS HEF 4000 Double porte NON . 4042 Quadruple bascule D à verrouillage 4043 Quadruple bascule NON .ET à 8 entrées 4069 Sextuple inverseur 4070 Quadruple porte OU .OU .NON à 4 x 2 entrées 4093 Quadruple trigger de Schmitt NAND à 2 entrées 4098 Double monostable redéclenchable 240 .R / S à verrouillage (sorties 3 états) 4046 Boucle à phase asservie (PLL) 4047 Monostable 4049 Sextuple porte de puissance (inverseur) 4050 Sextuple porte de puissance (non .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels.ET .EXCLUSIF 4071 Quadruple porte OU à 2 entrées 4072 Double porte OU à 4 entrées 4073 Triple porte ET à 3 entrées 4075 Triple porte OU à 3 entrées 4078 Porte NON .R / S à verrouillage (sorties 3 états) 4044 Quadruple bascule NON .OU .inverseur) 4051 Multiplexeur / démultiplexeur analogique à 8 canaux 4052 Double multiplexeur / démultiplexeur analogique à 4 canaux 4053 Triple multiplexeur / démultiplexeur analogique à 2 canaux 4054 Driver pour afficheur 4 segments LCD 4056 Décodeur BCD pour afficheur 7 segments LCD 4060 Un compteur-diviseur 14 étages avec oscillateur 4066 Quadruple interrupteur bidirectionnel 4067 Multiplexeur 16 .OU à 8 entrées 4081 Quadruple porte ET à 2 entrées 4082 Double porte ET à 4 entrées 4085 Double porte ET .1 4068 Porte NON .OU .NON à 2 x 2 entrées 4086 Porte ET . avec registre d'entrée (sortie haute) 4515 Décodeur / démultiplexeur 1 parmi 16. avec registre d'entrée (sortie basse) 4516 Compteur / décompteur binaire 4518 Double compteur décimal 4519 Quadruple multiplexeur à 2 entrées 4520 Double compteur binaire 4528 Double monostable redéclenchable 4539 Double multiplexeur à 4 entrées 4555 Double décodeur / démultiplexeur 1 parmi 4 (sortie haute) 4556 Double décodeur / démultiplexeur 1 parmi 4 (sortie basse) 4720 Mémoire vive 256 bits (256 x 1) 4721 Mémoire vive 1 024 bits (256 x 4) 4724 Registre 8 bits adressable à verrouillage 4736 Mémoire vive 1 024 (1 024 x 1) 40097 Sextuple porte de puissance. sortie 3 états (non inverseur) 40098 Sextuple porte de puissance. 4104 Quadruple translateur de tension à sortie 3 états 4510 Compteur / décompteur BCD 4511 Décodeur / driver 7 segments 4514 Décodeur / démultiplexeur 1 parmi 16. sortie 3 états (inverseur) 40106 Six triggers de Schmitt inverseurs 40174 Sextuple bascule D 40175 Quadruple bascule D 40192 Compteur / décompteur synchrone 4 bits décimal 40193 Compteur / décompteur synchrone 4 bits binaire 40194 Registre à décalage universel bidirectionnel 4 bits 40195 Registre à décalage universel 4 bits 241 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 2 ..MOS 242 .2.BROCHAGE DES CIRCUITS DE LOGIQUE : FAMILLE C.Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 243 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 244 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 245 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 246 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 247 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 248 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 249 . Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. 250 . 251 .Exercices et problèmes avec solutions sur les Systèmes Logiques Séquentiels. Documents Similar To éxos Les systemes logiques séquentièle.pdfSkip carouselcarousel previouscarousel nextISIMMDOCS-fasicule TP acquisition et traitement de données avec LABVIEW 2011_2012basculesnew.pdfupload_Série d'exercices N°1-4tech-Logique combinatoire-2014-2015M22_Logique séquentielleLogique-Exercices Pal BasculTP 1 logique combinatoireSe_rie 3 Logique Se_quentielle ENSATDlogiqueLes CompteursTD_03.pdflogique combinatoirePDF ExCompteurLogique sequentielleLogiqueCombinatoireCoursCompletNajdiLogique ire & Sequentielle-SommaireLivret 3A Cahier CoursTD_03_Corrigesynthese des circuits sequentiels méthode d'huffman ( TP N°3 usthb )Compteurs(1)Chapitre 9 Circuits a Courant AlternatifLivre Traitement numerique du signal.pdfBuisson Concevoir son microprocesseur - Structure des systèmes logiques (Ellipses)Circuits Numeriques Et Synthese Logique, Un Outil - VHDLTD ire + Sequentiel+CorrectionCarte Gamel Trophy Guide de Mise en Oeuvre v3Cours Machine Synchrone( Traité d'électricité - Théorie et Traitement des Signaux )Circuits Combinatoires et SéquentielsAutomatique Industrielle.ETUDE DES CIRCUITS SEQUENTIELS More From Adel DahdouhSkip carouselcarousel previouscarousel nextgyigyi_the unified power flow controller a new approach.pdfchoisir une energie renouvelable adapteea sa maison.pdfgéothermique.pptxEolienne_rapport_projet.pdf01. Notions de base.pdf2011_2012_M43_L2.pdf2012_2013_M33_L2_avec_code.pdfExposé sur groupe electrogene.pptxFMV.pdfeoliennes.pdffacultatif_OuldAbdeslam2005.pdfalali_2002_43_methods_identification _PLL.pdfchapitre-ii_2.pdfJ03980811013.pdfEtude d’éoliennes à vitesse variable.pdfarchitecture des ordinateurs.pdfprogrammation-en-assembleur-8086-pdf-february-10-2009-5-39-pm-170k.pdféolienne.pdfpic voltmètre.pdfVariateurs de vitesse.pdfArchitecture.pdfassembleur m1.docxnote de cour Architecture des ordinateurs.pdf16745501-Architecture-assembleur-8086-intel.pdfÉnergies renouvelables.pptstructure_machine.pdfتقنية التحكم الآلي عملي.pdf126584022-vhdl.pdfenergie-eolienne.pdfenergies_pps.ppsFooter MenuBack To TopAboutAbout ScribdPressOur blogJoin our team!Contact UsJoin todayInvite FriendsGiftsLegalTermsPrivacyCopyrightSupportHelp / FAQAccessibilityPurchase helpAdChoicesPublishersSocial MediaCopyright © 2018 Scribd Inc. .Browse Books.Site Directory.Site Language: English中文EspañolالعربيةPortuguês日本語DeutschFrançaisTurkceРусский языкTiếng việtJęzyk polskiBahasa indonesiaYou're Reading a Free PreviewDownloadClose DialogAre you sure?This action might not be possible to undo. Are you sure you want to continue?CANCELOK