INSTITUTO FEDERAL DEEDUCAÇÃO, CIÊNCIA E TECNOLOGIA Campus Cedro Exercício de Revisão – Mecatrônica Industrial – S3 Disciplina de Eletrônica Digital Aluno: _________________________________________ Data: ____/____/______ Professor: Saulo de Lima Bezerra 1. Projete um sistema digital para implementar o Jogo da Pedra, Papel e Tesoura. O número de participantes será de 2 jogadores. A cada partida, cada jogador escolherá secretamente pedra, papel ou tesoura como sua opção. O vencedor é definido segundo a seguinte regra: • Pedra vence tesoura, pois amassa a tesoura. • Tesoura vence papel, pois corta o papel. • Papel vence pedra, pois embrulha a pedra. • Toda vez que os dois jogadores optarem pelo mesmo objeto, ocorre um empate. A saída deverá ser composta por 2 sinais que indicarão: Saída Resultado 00 Empate 01 Jogador 1 vence 10 Jogador 2 vence 11 Entrada Inválida 2. Considere um robô cuja plataforma possui um sistema de párachoques com 4 sensores distribuídos conforme a figura abaixo (vista superior do robô). Projete um circuito combinacional que gere um código para os motores a fim de que o robô se desvie toda vez que se chocar com um obstáculo. Considere que este código é enviado aos motores durante o tempo de um segundo e depois o movimento original é restabelecido. O controle deverá obedecer a seguinte regra: • Se apenas o sensor F ou os 3 sensores frontais forem pressionados, o robô deverá andar para trás; • Se apenas F e D forem pressionados, giro para a esquerda; • Se apenas F e E forem pressionados, giro para a direita; • Se apenas D ou E for pressionado, giro para o lado oposto ao lado do choque; • Se apenas A for pressionado, movimento para frente; • Caso nenhum sensor seja pressionado e para as demais combinações consideradas inválidas), o movimento original se mantém. e. As saídas são: Obt=0 Não aciona obturador Obt=1 Aciona obturador Fls=0 Não aciona o flash Fls=1 Aciona o flash d. construa a tabela verdade e encontre as expressões booleanas para o circuito combinacinal do seu projeto. a. f. O obturardor é o dispositivo que abre para a entrada de luz na câmera.Especifique um código para os motores. o qual funciona de acordo com a descrição dada logo abaixo. b. . Neste momento são geradas as saídas para o flash e o obturador. O flash é a iluminação artificial que dispara quando não há luz suficiente. A figura apresenta o diagrama de blocos de câmera fotográfica acionada por um controlador digital. Enquanto a máquina estiver ligada. As entradas são: F=0 Luz insuficiente F=1 Luz suficiente B=0 Botão não acionado B=1 Botão acionado C=0 Flash sem carga C=1 Flash carregado P=0 Sem tampa P=1 Com tampa c. O sistema só dispara quando o botão é pressionado. o circuito de carga do flash estará funcionando. o flash deve estar carregado. Para que o obturador funcione é necessário haver luz suficiente ou quando não há luz suficiente. g. Não se esqueça de montar o diagrama de portas lógicas correspondente. 3. 4. O técnico. Construa a tabela verdade de funcionamento do controlador digital . indica que menos da metade dos juízes aprovou a apresentação. Quais sensores não são necessários para o funcionamento do circuito. O flash e o obturador só funcionam se a câmera estiver destampada. Também é perigoso manter C e D juntas caso B não esteja presente. J1 e J2. Faça o circuito que comande as três lâmpadas do painel em função dos votos dos juízes. Elabora um circuito lógico que acenda uma lâmpada instalada no palco sempre que a maioria dos juízes votar pela aprovação do candidato. Defina as funções de controle para o flash e o obturador. Num edifício será necessário efetuar o bombeamento de água de um reservatório inferior “RI” para um reservatório superior “RS”. i. que dispara um alarme (saída igual a 1) nos casos perigosos. Um sistema de segurança com 4 postos de observação P3.h. k. de tempo em tempo. RIMax. E construa o circuito lógico para cada uma das saídas. C e D. Num programa de auditório serão feitas apresentações artísticas que serão julgadas por três juízes: J0. RSMax. Quando o juiz aprova uma apresentação ele aperta uma botoeira. B. através dos sinais de quatro sensores: RIMin. O resultado será exibido em três lâmpadas instaladas num painel no palco. a lâmpada vermelha. “AM”. menor ou igual a um número B formado pelos bits B0 e B1 (B0 é o menos significativo). fazendo a variável correspondente assumir o nível lógico 1. 8. precisa mover as substâncias. Crie um circuito lógico. P2. “VM”. sendo elas: A lâmpada verde “VD”. a lâmpada amarela. Os sensores de nível de água assumem nível lógico 1 quando a água está acima do sensor. 7. P1 e P0 é instalado ao longo de uma avenida. 5. No mesmo programa da questão anterior será efetuada outra prova que será julgada por quatro juízes. 10. A natureza das substâncias é tal que é perigoso manter B e C juntas sem a substância A no mesmo recinto. j. Para gerar um alarme pelo menos dois observadores devem . Elabore um circuito lógico combinacional que identifique através da saída P=1 a presença de um número primo em sua entrada de 4 bits. Um comparador de magnitude é um equipamento que compara se um número A formado pelos bits A0 e A1 (A0 é o menos significativo) é maior. indica que a maioria dos juízes votou pela aprovação dos candidatos. O carregamento do flash é iniciado automaticamente após um disparo. Elabore o circuito de um comparador de magnitude. RSMin. indica que houve empate entre os jurados. Um técnico trabalha em um laboratório com 4 substâncias químicas A. 9. Faça um circuito que comande o funcionamento da bomba “B”. O flash só dispara quando estiver carregado e não houver luz suficiente. 6. Elabore um circuito combinacional que monitora os postos e liga o alarme. o modem verifica na entrada de dados quantos bits são iguais a 1. Um determinado circuito combinacional tem o seu comportamento representado pela tabela verdade abaixo. Assim é certo que dois observadores identificaram a mesma situação de perigo. Elabore o circuito que gere o bit de paridade par em função dos quatro bits de dados. Quando configurados para transmitir em paridade par. 16.apertar uma botoeira. mas para evitar alarmes falsos os dois observadores devem ser adjascentes (vizinhos). A figura abaixo representa os sinais de informação de entrada e de seleção de um multiplex de 2 canais. D1 e D0. ou o bit de paridade P. se esta quantia for par então é grado um bit de paridade P=0. sendo eles D3. Esquematize um circuito multiplex de 8 canais usando portas lógicas. Esquematize um sistema demultiplex de 8 canais. Nas transmissões de dados via modem é comum efetuar o envio de um bit de verificação. 12. se o numero dos bits iguais a 1 nos bits de dados for impar então o bit de paridade P=1. 14. Repita a questão anterior para gerar o bit de paridade impar onde. 11. É verdade que toda informação transmitida terá um numero impar de bits iguais a 1? 13. o modem fará a leitura deles para gerar o quinto bit. chamado bit de paridade. Esboce o sinal de saída multiplexado. senão o alarme não PE ligado. D2. P=0 se o numero de bits de dados igual a 1 for impar e caso contrário P=1. . 15. Observe que desta forma todos os dados transmitidos incluindo o bit de paridade sempre terão um numero par de bits iguais a 1. Supondo que os dados que deseja-se transmitir sejam apenas 4 bits. Implemente este circuito usando um bloco multiplex. 19. 21. b. Projete um circuito lógico que realize a soma ou subtração algébrica entre números binários de 4 bits com sinal. Analise o circuito e mostre as expressões lógicas que definem “Z” e “Y”. Seja o circuito combinacional mostrado abaixo. Utilizando circuitos multiplexadores do tipo “2x1”. Qual a expressão lógica que define a saída Z. Esboce os sinais de informação de um sistema demultiplex para os sinais de entrada e de seleção abaixo 18. implemente um circuito meio-somador. representados pelo método do complemento de 2. Seja o circuito lógico mostrado abaixo. 20. 22.17. Esquematize um circuito para transmitir 4 canais de informação digital usando apenas um meio de transmissão. Utilizando apenas portas lógicas de 2 entradas. em função de “A. O circuito deverá detectar toda vez que houver estouro de capacidade do circuito. formado por 3 multiplexadores 2x1. Pede-se: a. . mostre o menor circuito lógico capaz de implementar a função Z. B e C”. a iluminação estará desligada. . Utilizando apenas um circuito multiplexador do tipo “4x1” e portas lógicas NAND de 2 entradas. 26. MUX 2-1 25. Simplifique algebricamente esta função e obtenha a função mínima. “S1” e “S0” também estão representados na figura abaixo. MUX 8-1 c. Seja o circuito abaixo composto de um demultiplexador e três portas lógicas conectadas como mostrado na figura. Se todos os interruptores estiverem desligados. a. Implemente um sistema que realize a função desejada utilizando estruturas multiplexadores. c. utilizando apenas portas “não ou”. b. Projete um circuito lógico que efetue a multiplicação algébrica entre números binários de 3 bits. Um prédio de quatro andares possui um interruptor para cada andar para controlar a iluminação dos corredores e das escadas. Implemente a função mínima obtida no item “a”. Implemente a função Z. utilizando um circuito multiplexador 2x1. Qualquer mudança isolada na posição de qualquer interruptor mudará o estado da iluminação. Os sinais “Io”. MUX 4-1 d. implemente um circuito do tipo somador completo 27. Seja a seguinte função lógica: . Pede-se: a.23. MUX 16-1 b. 24. Obtenha o sinal geral na saída da porta lógica AND. denominado de W(t). Para facilitar a representação do diagrama do circuito você poderá representá-lo por blocos. Analise o circuito e mostre a expressão lógica mínima que define o sinal “Y”. b. Display de catodo comum. e gera as saídas empresta-um para o próximo bit. Implemente a mesma função lógica utilizando o multiplexador 4x1 mostrado a seguir. Projete o circuito lógico de um decodificador BCD (Binary Coded Decimal) para 7 segmentos utilizando : a. 31. e desenhe o diagrama. o subtraendo Bi e o empresta-um do bit anterior. anodo comum. 30. O circuito recebe como entradas os sinais A (minuendo) e B (subtraendo) e deve gerar as saídas E (emprésta um) e D (diferença): D = A . Obtenha um MUX de 8 canais utilizando apenas MUX de 4 canais. Obtenha um MUX de 4 canais utilizando um MUX de 8 canais. Projete um meio-subtrator. cujos segmentos acendem quando recebem nível lógico 1 ou. 29. 33. 32. Os displays de 7 segmentos podem ser catodo comum. tendo como endereços do multiplexador as entradas C e D do circuito lógico. Seja o circuito combinacional mostrado abaixo. cujos segmentos acendem quando recebem nível lógico 0.B. Ei’1. obtenha as expressões simplificadas por mapas de Karnaugh. O circuito recebe como entradas o minuendo Ai. Ei e a diferença Di.28. Display de anodo comum. 34. Projete um subtrator completo. Para cada display faça a tabela-verdade. formado por 3 multiplexadores 2x1. Uma determinada função lógica foi implementada utilizando-se somente portas lógicas do tipo não e (nand) conforme mostra o circuito abaixo. então. Pedese: a. . temos saída = x + y. A1.). implemente um meio-somador multiplexado com esta élula. apresentado abaixo. a.35. Suponha disponíveis as entradas diretas (x) ou negadas (x’). . Se op = 1. 36. saída = x · y. dependo de um sinal de ontrole op. etc. b. A ACTEL é um fabricante de circuitos programáveis (FPGA) que utiliza como célula básica para projeto um circuito baseado em multiplexadores 2:1. SA.y ou o vai-um. escreva a expressão Booleana da saída OUT em função as entradas (A0. Este circuito produz na saída ou a soma de ois bits x. Determine o sinal de saída Q do circuito abaixo de acordo com as formas de onda de entrada. se op = 0. 38. A saída Q encontra-se inicialmente a ‘0’. a. Considere um flip-flop JK e as formas de onda representadas no seguinte diagrama temporal. Repita a alínea anterior. 39. Repita a alínea a). para as entradas relevantes do flip-flop. mas considerando que o flip-flop é negative edgetriggered. Como posso obter um flip flop T a partir de um flip flop JK? . c. Deter mine a tabela verdade da saída Q. Considere para o circuito abaixo que as entradas preset e clear do flip flop JK simples estão em nível lógico alto. b.37. Qual combinação de valores nas entradas preset e clear de um flip flop são proibidas? 41. Qual a diferença entre um circuito combinacional e um circuito seqüencial? 40. mas supondo que o flip-flop é master-slave (positive pulse). complete a forma de onda da saída Q. Supondo que o flip-flop é positive edge-triggered. Para o FF da figura abaixo. Para o FF da figura abaixo. desenhe a forma de onda na saída em função dos sinais aplicados. 44. desenhe as formas de onda nas saídas em função dos sinais aplicados. desenhe a forma de onda na saída em função dos sinais aplicados.42. . 43. Para o FF da figura abaixo. . Para o FF da figura abaixo. desenhe a forma de onda na saída em função dos sinais aplicados. desenhe a forma de onda na saída em função dos sinais aplicados.45. Para o FF da figura abaixo. 46.
Report "Exercício de Revisão Circuitos Combinacionais e sequenciais.pdf"