Entrenamiento HP3070

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.Equipos de Prueba In Circuit Test HP3070 Los sistemas de prueba HP3070 proveen una gran variedad de capacidades de prueba de tarjetas. Estos sistemas realizan in-circuit, prueba funcional o combinacional en tarjetas con circuitos digitales, analogicos e hybridos.Ademas, existen opciones disponibles para aumentar la capacidad y funcionalidad de cada sistema base. Cada sistema es modular en su configuracion , asi existe la flexibilidad de actualizar el sistema en el futuro. El proposito de este capitulo es conocer los sistemas de prueba HP3070 Series 3. Alguno temas incluidos en este capitulo son: - Una descripcion general de cada tipo de sistema de prueba de tarjetas. - Una vista al hardware de los sistemas de prueba. 1.1.Estructura de la familia HP3070. Muchos sistemas de prueba consituyen la familia HP3070. Esta seccion presenta informacion general respecto a la funcionalidad de cada sistema. Para mayor informacion respecto a un sistema especifico, ver los manuales de la familia HP3070. La organizacion de la familia de sistema de prueba de tarjetas HP3070 provee una solucion efectiva en costo que satisface sus requerimientos de prueba. Cada sistema es escalable, de tal manera que se pueden incluir un mayor alcance de pruebas o extender las capacidades de pruebas en el futuro.La Figura 1- 1 muestra los varios sistemas de prueba de la familia HP3070 y algunas caracteristicas opcionales que se pueden añadir a cualquier sistema. Dentro de la familia HP3070 , existen subgrupos de sistemas de bajo costo para usuarios que nunca requeriran la capacidad completa de un sistema grande. Los subgrupos, los cuales determinan el maximo numero de modulos que pueden ser instalados en la cabeza de prueba (testhead) del sistema estan identificados como sigue: HP307x sistema de cuatro modulos -- puede contener de uno a cuatro modulos. HP317x sistema de dos modulos –puede contener uno o dos modulos. HP327x sistema de un modulo – puede contener solo un modulo. Los primeros tres digitos identifican solo el maximo numero de modulos; el ultimo digito (“x”)identifica el tipo de prueba que el sistema puede realizar, como se explica a continuacion. 1.1.1 Sistemas de Prueba In-Circuit Test. Los sistemas HP3073 y HP3173 realizan pruebas in-circuit de tarjetas analogicas, digital e hybridas asi como pruebas funcionales analogicas. Estos sistemas pueden automaticamente desarrollar pruebas para componentes individuales en una tarjeta impresa (PCBA). Cada prueba se basa en aislar el componente individual y entonces probar esa parte especifica. Para aislar un componente digital, los dispositivos conectados el componente (upstream) son sobremanejados overdriven o deshabilitados para la prueba. Los componentes analogicos pueden ser aislados usando la tecnica de “guardas” (bus g). Una introduccion a estos metodos de prueba son descritos depsues en este curso. Los sistemas estandar pueden producir vectores de prueba a una relacion maxima de 6MP/s (Millones de Patrones por segundo). La principal diferencia entre un sistema In-circuit y otros sistemas incluye las especificaciones del sistema, configuracion fisica y capacidades de prueba digital. 1.1.2.Sistemas de Prueba funcional. Los sistemas HP3074 y 3174 realizan pruebas funcionales analogicas y digitales de tarjetas impresas. Una prueba funcional verifica la operacion de un componente basado en como este interactua dentro del circuito. Las pruebas funcionales analogicas, aplican un estimulo a un circuito y mide su respuesta. Pruebas funcionales digitales usa vectores (patrones de bits) para probar un circuito. Pag 1 de 86 HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Los componentes digitales defectuosos pueden ser localizados por las respuestas obtenidas en el circuito en el nodo que falla en el componente. Los sistemas de prueba funcional pueden tambien usar un diccionario de fallas. Este diccionario es una tabla de observacion para determinar donde ocurrio una falla digital, basado en la salida de la tarjeta. Pueden ser actualizados sistemas HP3074 y HP3174 con diferentes opciones como la opcion InCircuit Test , los cuales añaden la generacion de pruebas automaticas. Figura 1- 1 Familia de Prueba HP3070. 1.1.3.Sistemas de Prueba combinacional. Los sistemas HP3075 y HP3175 combinan ambas capacidades de prueba de tarjetas, prueba incircuit y prueba funcional en un sistema. Cada sistema puede ser configurado para una velocidad maxima de generacion de vectores de 6, 12 y 20 MP/s . 1.1.4 Sistemas de Prueba Funcional Serial. Los sistemas de prueba de comunicaciones HP3079CT estan diseñados para pruebas funcionales seriales de protocolos seriales estandares tales como ISDN, PCM, TDM: El usuario puede diseñar pruebas funcionales usando el lenguaje de Prueba Serial (Serial Test Languaje) de HP. STL deja a los usuarios asignar multiples secuenciadores para procesar un bit serial en la prueba.Tambien , STL puede usar muliples bits sincronos o asincronos simultaneamente , esto incrementa la salida del sistema (througHPut). Pag 2 de 86 HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.1.5 Sistema de Prueba de Procesos. Los sistemas HP3072 y HP3172 realizan HP testjet, analog in-circuit , y prueba de cortos y abiertos. Primordialmente, una solucion de prueba de bajo costo, cada sistema puede detectar las fallas mas comunes encontrados en lineas de produccion de SMT, tales como cortos, abiertos y partes equivocadas o faltantes.Ademas de sus capacidades de prueba analogica, una tecnica de prueba llamada HP testjet puede ser usada para detectar abiertos en dispositivos de SMT. 1.1.6 Compatibilidad de sistemas de un solo modulo. Excepto por las siguientes notas, los sistemas HP327x son totalmente compatibles con los sistemas de cuatro y dos modulos. El modulo simple es igual que el modulo 3 en los sistemas de dos y cuatro modulos. - Un sistema HP327x no puede realizar algunas funciones , como ThrougHPut multiplier , que requiere mas de un modulo en la cabeza de prueba. Existen algunas tecnicas de prueba individual que no trabajaran en un sistema de un solo modulo. - Con el sistema HP3070, se puede escribir una prueba en un sistema pero correr la prueba en un sistema que tiene diferente configuracion. En este caso, el archivo de board “config” requerira la sentencia “target” para especificar el tipo de sistema en el cual la prueba sera ejecutada. La misma regla aplica a un sistema de un solo modulo. Por ejemplo, la siguiente sentencia corresponde a un sistema HP3273, el cual tiene una relacion de patrones de 6 MP/s. target HP3073 standard Observe que el ejemplo especifica un sistema HP3073, y no un sistema HP3273, eso es porque la sentencia “target” no es afectada por el numero de modulos en el sistema. 1.1.7. El fixture estandar de dos modulos, configurado para el modulo 3, es usado en el sistema de un solo modulo. Actualizaciones del sistema HP3070. La arquitectura escalable permite incluir nuevas soluciones de prueba en el sistema de prueba sin sacrificar la inversion original en el sistema HP3070. Muchas opciones se encuentran disponibles para actualizar el sistema a un sistema diferente, añadir mas capacidades de hardware y añadir nuevas opciones de software.Las opciones de estos sistemas son: Combinatorial Testing Serial Functional Testing HP Dynamic Test Access Suite HP ThrougHPut Multiplier HP Interconnect Plus (Advanced Boundary Scan) Increased Vector rates. Increased node counts Advanced quality tools Dual well Shared Wiring HP Polarity Check HP Multiple Boards Versions HP Flash70 HP Drive thru HP Connect Check HP Testjet Pag 3 de 86 HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.2.Hardware del Sistema de Prueba. Figura 1- 2 Sistema de Prueba HP3070 Series 3 Un sistema de prueba HP3070 consiste de una cabeza de prueba (testhead), una bahia de soporte (support bay), controlador de la cabeza de prueba, (testhead controller), y un manejador de tarjetas opcional (optional board handler). Algun hardware en los sistemas HP3070 , como el controlador , se encuentra en los gabinetes de un lado de la cabeza de prueba. Algunos sistemas como el 3075 tambien incluyen una bahia de soporte. La apariencia actual del sistema puede variar si es un sistema HP3070 nuevo o si es un sistema de la familia HP3070 actualizado a Series 3 o alguna otra combinacion que incluyen algunas opciones. La Figura 1- 2 muestra un ejemplo de un sistema de prueba HP3070 Series 3. Esta seccion cubre las partes comunes que forman el hardware del sistema de prueba en los sistemas HP3070. 1.2.1. Que son los sistemas “Quad-” , “Dual-” y “Single-Module” ? Los terminos “quad”, “dual” y “single” , usados aqui, se refieren al maximo numero de modulos que un sistema puede tener, no al numero de modulos actualmente instalados en ese sistema. Por ejemplo, un sistema “quad-module” puede tener solo uno o dos modulos instalados, pero puede ser actualizado para tener tres o cuatro modulos. Un sistema “dual-module” puede tener uno o dos modulos pero no mas. Un sistema “single-module” no puede tener mas de un modulo. Los sistemas HP307x son llamados sistemas “quad-module”. La cabeza de prueba de un sistema “quad-module” puede tener un maximo de cuatro modulos y tiene una capacidad de nodos maxima de 2600 , o 5200 con tarjetas de doble densidad. Los sistemas “quad-module” requieren una bahia de soporte para las fuentes de alimentacion DUT y para instrumentos de medicion externos opcionales. Los sistemas HP317x son llamados sistemas “dual-module”. La cabeza de prueba de un sistema “quad-module” puede tener un maximo de dos modulos y tiene una capacidad de nodos maxima de 1300 , o 2600 con tarjetas de doble densidad. Los sistemas “dual-module” no requieren una bahia de soporte , asi que ocupan menos espacio que un sistema “quad-module”. Debido a que las fuentes se encuentran en la cabeza de prueba , un sistema de dos modulos no puede ser actualizado a uno de cuatro. Pag 4 de 86 contiene un maximo de dos modulos. Un sistema single-module (modulo sencillo). Figura 1. designado como “modulo 3” en la Figura 1. o 1300 con tarjetas de doble densidad.3. debido a que este espacio esta reservado para el sistema y las fuentes DUT. o. El espacio usado por el modulo 2 en otros sistemas esta reservado para el sistema y las fuentes DUT.Shorts & opens . La cabeza de prueba en este sistema es la mitad de tamaño (mitad izquierda) de las cabezas de prueba de los sistemas de dos y cuatro modulos.2. ************************************************************************ Los sistemas HP327x son llamados sistemas “single-module”. Los modulos “0” y “1” en un sistema de dual-module no existen. Dependiendo del tipo de sistema de prueba. . 1. Un modulo es una caja de tarjetas instalada en la cabeza de prueba ..3. Un sistema de dos modulos.3.3 Designacion de modulos La cabeza de prueba tiene contacto con el fixture a travez de los pines de interface de los modulos que pueden ser identificados por su localidad Bank-Row-Column (BRC). Estos modulo estan designados de “0” a”3” como se muestra en la Figura 1. Estos modulos estan designados como “2” y “3” en la Figura 1.3. La cabeza de prueba de un sistema “single-module” puede tener no mas de un modulo y tiene una capacidad de nodos maxima de 650 . la cabeza de prueba tiene un maximo de cuatro modulos.Mixed testing Un fixture de prueba provee la interface entre la cabeza de prueba y la tarjeta bajo prueba (UUT).Digital in-circuit and Functional .Las tarjetas pueden ser cargadas dentro y fuera del fixture de prueba manualmente por un operador. excepto en el caso de un sistema single-module. en un lado. pueden ser realizadas las siguientes pruebas. La cabeza de prueba (testhead) contiene los recursos del hardware requerido para la ejecucion de pruebas.Analog In-Circuit & Functional .En un sistema de cuatro modulos. automaticamente por un Board Handler. puede tener solo un modulo. El sistema de un solo modulo requiere un espacio considerablemente menor que un sistema de dos modulos debido a que la cabeza de prueba es solo la mitad del tamaño. A.HP3070 In Circuit Test Training NatSteel Electronics S. la cabeza de prueba esta dividida en dos bancos para un sistema de cuatro modulos: Banco Pag 5 de 86 . Las Fuentes de alimentacion DUT se encuentran contenidas en el espacio normalmente disponible para el modulo 2 en un sistema de dos modulos. Como se muestra en la Figura 1. Los sistemas “single-module” no requieren una bahia de soporte.2 Cabeza de Prueba. (slots 2-5 y 7-11). Durante la prueba de tarjetas. Cada modulo contiene una Tarjeta Madre (Mother card) en la mother card debe haber una Tarjeta de Control (slot 6).1 identifica el segundo renglon de pines en la tarjeta double density y cc identifica la columna del pin. ************************************************************************ 1 en la derecha y banco 2 en la izquierda (tal como se ve desde el frente de la cabeza de prueba ).1 El modulo de prueba es una “caja” instalada en la cabeza de prueba . Los sistemas de dos modulos estan limitados a usar el banco izquierdo. dos modulos en un sistema duall-module y solo un modulo en un sistema single-module. rutea las señales entre las tarjetas y decodifica el direccionamiento. Una control card debe estar instalada en el slot 6 de cada modulo que sea usado. A.2. Las tarjetas double density contienen dos renglones de pines.Cinco digitos (b rr cc) Los cinco digitos identifican una tarjeta single density. las fuentes. rr identifica el renglon donde se localiza la tarjeta. Hasta cuatro modulos pueden estar instalados en un sistema de quad-module. Debido al tipo de tarjetas que pueden ser usadas.4 Configuracion de las tarjetas en el modulo Las tarjetas en la Figura 1. Control Card ASRU card Pag 6 de 86 .4 son: Mother card La mother card es la backplane del modulo. La Figura 1. una tarjeta la cual contiene solamnete un renglon de pines. rr identifica el renglon donde se localiza la tarjeta. esto es. la cual entonces toma control del modulo.Seis digitos (b rr 1cc) Los seis digitos identifican una tarjeta double density.. b identifica el banco. b identifica el banco. provee voltaje de DC a todas las tarjetas del modulo. los programas y datos son cargados de la controladora del sistema a la control card. La Control card controla el modulo. y el MOA (measurement operational Amplifier) usado para mediciones analogicas.2. Modulo de Prueba. La ASRU (Analog Stimulus Response Unit) card contiene los detectores. Figura 1. Dentro de cada banco hay 23 renglones (rows) y 78 columnas. y cc identifica la columna del pin.HP3070 In Circuit Test Training NatSteel Electronics S. 1. . Pueden adicionarse hasta 8 pin cards adicionales. Una ASRU card debe estar instalada en el slot 1 de cada modulo usado. una tarjeta ASRU (slot 1). la designacion de brc puede ser de 5 o 6 digitos: . banco 2.4 muestra la configuracion de tarjetas completa. y al menos una tarjeta hybrida. Las funciones del PDU y otros componentes del subsistema de fuentes son descritos a continuacion: Pag 7 de 86 . una fuente de alta corriente/bajo voltaje con dos salidas. deben estar declaradas en el archivo de configuracion de la cabeza de prueba . 1. Algunos de estos relays deben ser usados para controlar los puertos de vacio y deben ser declarados en el archivo “config” de la cabeza de prueba .2. Debe haber fuentes de alimenatcion al menos en un modulo. y AnalogPlus. 1. “data” y “clock”.2.3. Todas las fuentes son programables. Puede usarse para debug de componentes digitales. pueden ser usados para otras tareas y son controlados por las sentencias "auxconnect” y “auxdisconnect”. Bahia de soporte.Power subsystem (subsystema de fuentes) en sistemas quad-module. 1. El voltaje de AC principal entra a la unidad de distribucion de poder (power distribution unit). Los tipos de fuentes DUT que se pueden usar son: HP6621A. Para usar estas fuentes .Verificacion de fixture .Verificacion de puntos (check point) . 1. Los relays que no son usados para controlar el vacio. ChannelPlus.Los cables de alimentacion y control la conectan a la cabeza de prueba . En un sistema duall-module y single-module. Una bahia adicional puede ser añadida al sistema de prueba si se necesita equipo adicional. Los puertos BNC estan identificados como: “sync”. A. HP6624A una fuente de media corriente/medio voltaje con cuatro salidas. La systema card es descrita en la seccion “Power subsystem” en este capitulo.Busqueda de pines (find pins) .2. Cada modulo de la cabeza de prueba puede accesar la fuentes DUT para proveer alimentacion a la tarjeta bajo prueba.2.2. una fuente de alto voltaje/baja corriente con una salida. Los sistemas quad-module requieren una bahia de soporte para contener los componentes del subsistema de fuentes.HP3070 In Circuit Test Training NatSteel Electronics S. Estas aplicaciones son: .3. Y HP6642A una fuente de 0-20 volts /alta corriente con una salida. Access . ************************************************************************ Pin Card Una pin card contiene los recursos de hardware usados para probar un dispositivo bajo prueba (DUT).4 Puerto de Debug Hay tres conectores BNC en un lado de la cabeza de prueba que constituyen el puerto de debug. 1.2.2. Pueden ser instaladas hasta 9 Pin Cards en cada modulo.2. Existen 5 relays externos provistos en la system card. La bahia de soporte es requerida en los sistemas quad-module.2.Chequeo digital funcional. Guided Probe (Punta de Prueba). 1.3 Relays externos. el subsistema de alimentacion se encuentra dentro de la cabeza de prueba .5. Los tipos de Pin Cards disponibles son: Hybridplus. La bahia de soporte es un gabinete que contiene el subsystema de fuentes y cualquier instrumentacion externa opcional.2.2. La punta de Prueba esta conectada en la cabeza de prueba y es usada para algunas aplicaciones. HP6634A.1. Fuentes de alimentacion DUT. (backtracing) . A. sensing remoto. algunas conexiones separadas la conectan a las control cards de la cabeza de prueba. System Card Module Power Unit Para los sistemas dual-module y single module. El PDU tambien provee el apagado remoto y las funciones de warnings del voltaje de linea.2. C110).4.HP3070 In Circuit Test Training NatSteel Electronics S. El MPU tambien tiene caracteristicas de habilitacion remota. Cada MPU provee cinco voltajes independientes: +20.chequeo de corriente y proteccion de sobrevoltaje en las salidas. el controlador contiene una tarjeta I/O (opcional). ************************************************************************ Power Distribution Unit La funcion principal del PDU es aceptar un voltaje entre 184252 volts rms y distribuir varios voltajes de ac y dc a otras partes del sistema.La interface LAN (Local Area Network) conecta el controlador a la system card en la cabeza de prueba. En un sistema de cuatro modulos. mientras que los sistemas series 3 usan controladores B180L y C240. La otra fuente (+24 volts dc a 4 amps) esta conectadaa la cabeza de prueba a travez de la system card. debe haber cuatro MPUs. Los controladores HP series 700 son usados en los sistemas de prueba HP3070 series II (725/50. La interface HP-IB (Interface HP de Bus –IEEE-488) controla las fuentes DUT y el equipo opcional de la system card. El subsistema de control contiene dos buses de control: LAN y HP-IB. -10 y – 20 volts. Subsistema de control. es la computadora que controla el sistema de prueba. Desde la system card. El controlador esta localizado en uno de lo gabinetes en la cabeza de prueba en una mesa en modelos anteriores que han sido actualizados a Series II o 3. el subsistema de fuentes se encuentra en la cabeza de prueba .1. El SPU trabaja usando el sistema operativo HP-UX. un disco duro. La system card tambien controla el mecanismo de fixture pull-down y el enable/disable del PDU y MPU. Una fuente de + 5 volts dc a 8 amps alimenta la system card. La system card tambien provee un apagado de emergencia para todas las fuentes de ac de la cabeza de prueba y la bahia de soporte. la cual esta localizada en la cabeza de prueba. +12. Los MPUs estan localizados dentro de la cabeza de prueba y son habilitados por la system card. Pag 8 de 86 . la system card. realiza la comunicacion entre el controlador y los cuatro modulos de la cabeza de prueba. +5 . Hay dos fuentes de alimentacion en el PDU. 1. Controlador de la cabeza de prueba El controlador de la cabeza de prueba.4.Tambien se encuentran conexiones entre la system card y cada una de las control XT de la cabeza de prueba. y una unidad de cinta. 725/100.2. Tambien conocido como un SPU (System Processing Unit). Los relays externos usados para controlar el vacio y aplicaciones definidas por el usuario se encuentran en esta tarjeta. El MPU provee los voltajes de operacion de cd para un modulo de la cabeza de prueba. La fuente de +24 volts provee la alimentacion a los mecanismos de pull-down del fixture y a los solenoides de vacio. 1. o puede ser uno de los logins standard proporcionados por el sistema de prueba. Lista archivos/directorios que se encuentran en el directorio señalado en dir. Un login para el administrador del sistema. BT-Basic. Muestra directorio actual Lista archivos/directorios que se encuentran en el directorio actual. Logins para diseñadores de pruebas. Es importante el buen manejo de estos passwords para prevenir daños al sistema o archivos debido a comandos mal usados. A. apagado del sistema. ************************************************************************ 2.Que es el Login? Para accesar al sistema de prueba es necesario ingresar a el. excepto el usuario operator.Ambiente de Trabajo HP-Unix. funciones del sistema. Una o mas X terminales (o estaciones HP-Unix o Computadoras personales usadas como X terminales) conectadas al sistema que esta corriendo el software HP3070.3. Pero para maximizar la productividad. etc. HP3070 In Circuit Test Training NatSteel Electronics S. el cual es una secuencia de caracteres que el sistema puede reconocer.Es tipicamente la combinacion display/teclado (tambien llamada consola) conectados al controlador del sistema de prueba. la ventana BT-Basic es la ventana usada para el desarrollo de programas. Login para la realizacion de la calibracion del sistema.. el desarrollo de programas tambien puede ser realizado en: Un sistema de prueba separado (o en produccion el cual contiene el hardware necesario para el debug de pruebas.2. msi "dir" msi$ cat cat "dir" Cambia de directorio de trabajo. Que es una Estacion de Trabajo (workstation)? Una workstation es la interface entre el usuario y el sistema. estas ventanas se conocen como Shell y BT-Basic. 2. La ventana de shell es usada para el manejo de archivos. En cambio. Todos los usuarios tienen password. El login puede ser un login personal asignado por el administrador del sistema. Pag 9 de 86 . por lo que habra que tener cuidado de no mezclarlos cuando sean usados. Para hacerlo. los cuales son: operator root user1 a user4 service1 calibrate shutdown Un login para operadores que usan el sistema para probar tarjetas. debugueo de los mismos. Un sistema HP-Unix separado corriendo BT-Basic (para desarrollo de pruebas antes de debuguearlas. Sentencias en HP-Unix. existen dos tipos de ventanas de trabajo en HP-Unix. 2.2.A continuacion se muestran los comandos mas usados de cada uno de los ambientes. Login para el apagado tanto de la cabeza de prueba como para el controlador. Basicamente . Cada una de las ventanas tiene sus propios comandos.1. Login para la realizacion de modificacion de la configuracion de la maquina y el diagnostico del sistema. ejecucion de programas . se necesita el login. probes. En caso de existir el archivo use el prefijo re. la tarjeta no tiene voltage aplicado.(re-save. vacuum well a is 1Para poder usar el faon/faoff. save <file>/store <file> Guarda en disco un archivo nuevo. faon Accion contraria al comando fxon. Comando usado para bajar el fixture con la finalidad de sujetar la tarjeta para iniciar la prueba de la misma. Comando que señala un tiempo de espera de X segundos. la ventana de BT-Basic en la cual se ejecuta este comando aparecera un 1 a un lado del numero de proceso de la misma.d las cuales van en lugar de la x ej. ************************************************************************ get "file" load "file" load board debug board compile "file" find pins find "word" findn "word" verify fixture lock fixture unlock fxon fxoff wait X unpowered Carga en pantalla el archivo señalado en file. Comando usado para descargar los capacitores que contiene la UUT antes de probar cualquier componente analogico en este punto. NOTA: Solo una ventana puede tener control sobre la cabeza de prueba a la vez. re-store) powered Comando usado para activar las fuentes de alimentacion en la UUT. verifica que no haya errores y crea el archivo ejecutable file. Comando usado para liberar el fixture de prueba. Comando usado para activar la ayuda de fixture para encontrar puntos de prueba. Misma accion que el comando get Carga en memoria la informacion de la tarjeta que se encuentre en el directorio actual. c. Compila el archivo señalado en file es decir. copy <file1> to/over <file2> Copia un archivo a otro. Comentario. (para busqueda de componentes. board graphics fixture consultant Comando usado para activar la ayuda grafica de la UUT.HP3070 In Circuit Test Training NatSteel Electronics S.o Comando usado para activar la punta de prueba para busqueda de probes o verificacion de sensores de testjet/polarity Encuentra en el archivo que se encuentra en la ventana la primer palabra que se encuentre en el mismo (word) Busca todas las palabras word que se encuentran en el archivo abierto. etc). se ejecuta este comando para tener control sobre la misma. Este comando es usado para verificar testjet. A. Comando usado para sujetar el fixture de prueba. BRC. Apaga la cabeza de prueba (el numero 1 desaparecera una vez terminada la accion). para poder accesarla desde otra ventana de BT-Basic. Libera el control de la cabeza de prueba. Abre la ventana de DEBUG (ver uso de Debug). es necesario direccionar los relays externos para activarlos con estos comandos. probes. Una vez inicializada (booteada) la cabeza de prueba. nodos. lo que se encuentre escrito despues de este simbolo es ignorado ! Pag 10 de 86 . d y para los relays de 0 a 3 (uno por modulo). etc. Las opciones son: a. boards graphics end Cierra la ventana de Board Graphics testhead power on testhead power off testhead is * testhead is 1 Inicializa (Bootea ) la cabeza de prueba para tener control sobre ella. Si el archivo existe use over para sobreescribir. Las letras que pueden ser usadas son : a. b. es usado para liberar la tarjeta.c. es decir.b. ************************************************************************ exe “sentencia de Shell” Este comando ejecuta la sentencia de shell indicada entre comillas. convierte la ventana de BT-Basic en una ventana de Shell .window Cuando se ejecuta algun comando con la opcion window despues de punto y coma. con el comando exit se regresa a la ventana original. Comando . se abre otra ventana de BT-Basic independiente de la primera. A.HP3070 In Circuit Test Training NatSteel Electronics S. La figura 2-1 muestra un ejemplo de una ventana de trabajo BT-basic. si el comando exe es ejecutado solo. Figura 2-1 Ventana BT-Basic Pag 11 de 86 . (Usando la tecla F1 o el boton del mouse se puede cambiar entre un campo y otro (linea de comandos y area de trabajo). A. son necesarios para el debug de la tarjeta pero no para la prueba de la misma.Area usada para visualizar y/o editar el archivo que se cargo en memoria. tenemos varios tipos de archivos . configuration Ventana para la configuracion del sistema. los archivos objeto. testjet. basic Ventana que usa el testplan . digital. En BT Basic. Numero de Proceso: Numero asignado a la ventana para tener control en ella. Todos estos archivos son generados en base a otro archivo. no se podra salir de la misma hasta que no se elimine el error. Tipos de Archivos en BT Basic. debug: Estos archivos son opcionales y son generados durante el debug. los archivos fuente. es decir . en caso de escribirse un error en una de sus lineas. etc. ejecutando el comando kill es posible cerrarla (ver comandos Shell). el testplan tiene un compilador integrado. es necesario que sean comandos reconocidos por dicha ventana. sus comandos son parecidos a los de un lenguaje de Prog. esta es la unica ventana que acepta cualquier caracter que sea escrito en su area de trabajo.Este es un numero 1 que aparece en aquella ventana que tiene el control de la cabeza aparece al ejecutar testhead power on. los archivos debug. testhead power off Tipos de ventanas de BT-Basic Las ventanas de BT-Basic contienen un compilador de manera que . testhead is 1 y desaparece al ejecutar testhead is *. Archivos List. La prueba de las tarjetas es realizada en base a estos archivo. Indicador de Control de cabeza de prueba. Pag 12 de 86 . Area de Trabajo.HP3070 In Circuit Test Training NatSteel Electronics S. cualquier cambio que se haga en el sera aceptado una vez que se ejecute con el comando RUN.en caso de no ser ocmandos reconocidos por la ventana. analog ventana usada para prueba de los componentes analogicos testorder Ventana usada por el testorder digital Ventana usada para la prueba de componentes digitales testjet Ventana usada para la prueba de testjet polarity Ventana usada para la prueba de polarity text Ventana de texto. Softkeys Teclas de ayuda para ejecutar rapidamente presionando una sola tecla un comando o una seleccion en el programa. Cualquier modificacion hecha en el archivo fuente no tendra efecto si no se compila el archivo. El testplan no se compila. Archivos Fuente: Este tipo de archivos son los archivos que podemos editar mediante una ventana BT-Basic pueden ser del tipo analog. el compilador no permitira que el cursor salga de la linea donde se encuentra el error. Archivos Objeto: Estos archivos son generados a partir del archivo fuente mediante la ejecucion del compilador (compile). los archivos lista. shorts Ventana usada para ejecucion de prueba de shorts wirelist Ventana del wirelist (o lista de alambrado). al escribir algo en el area de trabajo. En caso de que esta ventana se bloqueara. ************************************************************************ Linea de Estado:Esta linea es usada por el sistema para visualizar lo que esta realizando en ese momento Linea de Comando: Linea usada para ejecutar comandos de BT-Basic. Testplan: Este es el programa principal para la prueba de tarjetas. teclear man <comando> para ver la ayuda de ese comando. listar los archivos en el directorio de trabajo en forma corta listar los archivos del directorio de trabajo en forma larga Abre una nueva ventana de Shell.HP3070 In Circuit Test Training NatSteel Electronics S. Pag 13 de 86 . A.. usar la opcion –r cambia el tipo de ventana a BT-Basic. algunos de estos son: cp cd sentencia para copiar archivos. muestra el contenido de un archivo. cd <dir> cambia el directorio de trabajo al directorio señalado en dir. remueve o borra un archivo. crea un directorio en el lugar señalado. regresa un nivel (nivel anterior) cd / regresa al directorio del ususario con el cual se ingreso al sistema. pwd mkdir rm basic more vi ls ll HPterm Nota: Para la sintaxis de cada comando. en caso contrario. cd . muestra la ruta actual de directorios. editor de archivos de texto. La figura 2-2 muestra un ejemplo de una ventana de shell Figura 2-2 Ventana de Shell La mayoria de los comandos de shell son usados para manejo de archivos. (el caracter & al final del comando libera el control de la ventana que lo llama. para borrar un directorio. no se podra escribir en la evntana hasta que se cierre la ventana generada. sentencia para movimiento dentro de los subdirectorios de archivos. ************************************************************************ Comandos de Shell. 3.1. Un abierto (open) es una impedancia .5 V para su verificacion realizandose todos estos puntos para este nodo. ej. 7.2. La teoria de funcionamiento de la prueba de contactos es: 1. Los nodos restantes son enviados a tierra (detector). Pag 14 de 86 . Esto es realizado a todos los nodos a los cuales se tenga acceso o que puedan ser checados para cortos. 6. Si el pin tiene buen contacto con la tarjeta.3. entre dos nodos. 4. Pruebas realizadas en In-Circuit-Test HP3070. ICs y conectores (Testjet & polarity check tests) • Activacion de las fuentes de alimentacion (Setup power supplies) • Prueba de componentes digitales In-Circuit (Digital In-Circuit tests) • Prueba Funcional de componentes digitales (Digital functional tests) • Prueba Funcional de Componentes analogicos y mixtos (analog powered & mixed) • Prueba Especial (Boundary scan tests) El orden en la ejecucion de estas pruebas puede ser diferente (depende del programador) . existira una caida de voltaje en la resistencia . No todos los nodos se pueden verificar en prueba de contacto. Esta caida de voltaje es medida por el multimetro conectado en paralelo a esta resistencia. que es menor o igual que la impedancia del threshold.5 Volts al primero de los nodos señalados en el a traves de una resistencia de 10K (source).Prueba de Cortos y Abiertos. HP3070 In Circuit Test Training NatSteel Electronics S. esto es debido a que se encuentran conectados a capacitores los cuales son un circuito abierto para la CD. 2. debido a esta corriente.(shorts & opens). 3. Algunos de los terminos usados en este capitulo son: Un Corto (short) es una impedancia . Se aplica un voltaje de 2. aquellos que se encuentren con componentes capacitivos no seran verificados debido a que un capacitor es un abierto a la corriente directa. Es probando para cortos inesperados en la tarjeta. ************************************************************************ La secuencia de pruebas In-Circuit-Test realizadas en HP3070 es la siguiente: • Prueba de Contactos (Contact Tests) • Prueba de Abiertos y Cortos (Opens & Shorts tests) • Prueba de componentes analogicos (Analog Unpowered Tests) • Pruebas de Capacitores . Durante la prueba de tarjetas. En caso de que el pin no haya hecho contacto con la tarjeta (o haya una mala conexion en la tarjeta. requiere que la impedancia entre nodos sea mayor que el threshold (abierto) para dar una indicacion de PASA. el programa aisla el corto y reporta su localizacion. A.Prueba de contactos. Se continua con los demas nodos hasta realizar la verificacion de todos los nodos de la tarjeta. entre dos nodos. Pin sin soldar. que es mayor que la impedancia del threshold. pero las pruebas de abiertos y cortos deben ser ejecutadas antes de las demas pruebas (excepto contacto) para evitar daños a la tarjeta bajo prueba y al equipo. Si encuentra un corto. Esta es una prueba realizada para verificar el corrrecto contacto de los pines del fixture de prueba con la tarjeta. el programa de prueba de cortos inicialmente verifica cada nodo para ver si tiene corto con otros nodos. fluira una corriente ( no importa su valor) entre el nodo bajo prueba y alguno de los nodos conectados a tierra. Una prueba de cortos. Una vez verificado este nodo (o grupo de nodos). se conecta a tierra y se toma el siguiente nodo a 2. Algunos nodos no pueden ser verificados por contacto. 3. 5. Los nodos de los cuales se realiza la prueba se encuentran definidos en el archivo “pins” dentro del directorio del programa de la tarjeta. faltante) el voltaje de la resistencia sera de 0 Volts debido a que no habra flujo de corriente. en ohms. para ser probado de abierto. Despues que la prueba de cortos y abiertos es terminada. El archivo fuente de “shorts” es creado por el IPG basado en la informacion que ha sido introducida por el programador en HP Board Consultant. short Especifica un par de nodos. Si no se especifica el threshold.2. ************************************************************************ Una prueba de abiertos es probando para abiertos inesperados en la tarjeta. Puede ser usado para dar al operador alguna causa potencial para un error. (open test).2 El archivo de cortos (shorts).Las mediciones son tomadas durante este tiempo hasta que una condicion de PASA sea detectada. Este contiene una lista de todos los nodos. por nombre de nodo o formato brc (bankrow-columna/banco-renglon-columna) a ser probados. limit <# of nodes> Especifica el numero maximo de nodos reportados en el campo “from”. ejecuta una serie de pruebas escritas para la tarjeta bajo prueba. La prueba de cortos y abiertos es ejecutada despues de cualquier prueba de pre-cortos. en la tarjeta bajo prueba y varias sentencias de prueba de cortos. o puede crearse un archivo de cortos que contiene una porcion de la tarjeta. setting delay Especifica el periodo durante el cual las mediciones son tomadas. failure Especifica un mensaje de falla a ser impreso en el reporte de cortos. netlist Lista todos los dispositivos y pines conectados a cada nodo involucrado en un corto o abierto. report Esta sentencia especifica el tipo de reporte de cortos deseado. Si no se especifica. excepto los nodos NO_PROBE. tles como la prueba de un potenciometro y antes de que cualquier otra prueba sea realizada a la tarjeta. Pag 15 de 86 .HP3070 In Circuit Test Training NatSteel Electronics S. A. Si se detecta un corto. la prueba para ese nodo termina con una condicion de falla. el control se pasa nuevamente al testplan. el testplan termina en este punto. El rango esta entre 2 ohms y 1000 ohms. digitales y funcionales).1. el cual executa las siguientes pruebas a la tarjeta. el cual determina un corto o un abierto. Ejecucion de la Prueba de Cortos y Abiertos. Todos los cortos deben ser reparados para asegurar que no afecten las mediciones in-circuit y para eliminar la posibilidad de daño cuando el voltaje (power) es aplicado a la tarjeta bajo prueba. Cuando el testplan corre. Las sentencias de la prueba de cortos ejecutan y controlan la prueba. El setting delay comienza tan pronto como el estimulo es aplicado (voltaje).2. Los nodos estan listados en el archivo de cortos en un orden que minimiza los cortos fantasma ( los cuales se ven mas adelante). Algunas de ellas son: nodes Lista los nodos de la tarjeta.27 segundos. se usa un valor de 8 ohms. test( BT-BASIC) Esta incluido en el testplan para llamar y ejecutar la prueba de cortos. common devices Lista todos los dispositivos conectados a dos o mas nodos involucrados en un corto o un abierto. threshold Establece el valor de la resistencia. un valor de 0 segundos es usado. El rango es entre 0 y 3. El testplan executa la prueba con la sentencia “test”: test “shorts” En este paso. la prueba termina en este caso. por nombre o formato brc. (tambien es usado para prueba de componentes analogicos. 3. el control es pasado del testplan a la prueba de cortos y abiertos. requiere que la impedancia entre los nodos sea menor o igual que el threshold para dar una indicacion de PASA 3. Si la prueba continua fallando al final del setting delay. phantoms Lista todos los cortos fantasma (no existentes) encontrados durante la prueba de cortos. o” durante la compilacion. si la impedancia es mayor o igual que el threshold (un abierto). Durante la fase de deteccion. Si una prueba de cortos y abiertos contienen la misma lista de nodos. A. son ignoradas durante el proceso de prueba de cortos. y threshold. con todos los nombres de los nodos debe estar disponible durante la compilacion del archivo de cortos. Si se detecta una conexion (ejem. despues esta la seccion de cortos que busca abiertos y consiste de sentencias “nodes”. El proceso de prueba de cortos y abiertos. entonces la fase de aislamiento es ejecutada para determinar cual de los nodos bajo consideracion esta en corto con el nodo bajo prueba.3. Para la prueba de cortos y abiertos. ************************************************************************ El archivo de cortos consiste de dos secciones mayores: primero es la prueba de cortos conocidos llamados abiertos y consiste de sentencias “shorts”.1. 3. Un corto).HP3070 In Circuit Test Training NatSteel Electronics S. un corto esta definido como una impedancia menor o igual que el threshold. La prueba de abiertos verifica la conectividad entre los nodos. lista todos los nodos por nombre.Tecnicas de Prueba de Cortos y Abiertos. donde un cable es añadido despues que una prueba es diseñada. 3. El “wirelist” habilita al sistema a mapear cada nombre de nodo a su localidad brc correspondiente.pero no necesariamente en la sentencia “shorts”. Si la impedancia medida es menor o igual que el valor del threshold (un corto) la prueba pasara. En raros casos. Debido a que la prueba de cortos mide resistencia entre los pines de interface. entonces las conecciones conocidas definidas en la lista de abiertos.3. Los archivos de configuracion y el wirelist. Las sentencias “nodes” y “short” en el archivo de cortos. la prueba fallara. Cada una de las secciones puede tener las sentencias adicionales : Failure. Los nodos que se encuentren en las sentencias “shorts” deben estar listadas tambien en las sentencias “nodes”. Setting Delay. El siguiente es un ejemplo de la sentencia de cortos. Pag 16 de 86 . Tambien se necesita el archivo de configuracion “config. se hace una prueba buscando conecciones no esperadas desde un nodo a todos los demas nodos en la lista de cortos. La prueba de cortos consiste de dos fases. Un archivo “wirelist”. Un abierto esta definido como una impedancia mayor que el threshold. una fase de deteccion y una fase de aislamiento. threshold 13 setting delay 30m short “U3_1” to “U88_14” short “Fuse_L” to “Fuse_B” threshold 15 report phantoms setting delay 4m nodes “C1_1” nodes “U3_1” setting delay 100u nodes “U22_31” nodes “U22_32” * * * 3.2.3. Las pruebas de cortos y abiertos son para encontrar fallas de manufactura tales como cortos por soldadura o componentes faltantes. se puede especificar la localidad brc del nodo en vez de su nombre. y el nodo no esta en el “wirelist” . Report. las localidades de estos debe ser conocida. Fusibles.2. Ejemplo: threshold 8 short “A” to “B” short “B” to “C” ! Prueba primer par de nodos ! Segundo par de nodos contiene B. Un abierto entre “A” y “C” no es verificado porque se asume que debido a que “A” esta conectada a “B” y “B” esta conectado a “C” que “A” esta conectada a “C”.1 volts (para evitar activar uniones PN) a travez de un resistor de 100 Ohms. A. interruptores en posicion cerrado. bobinas con resistencia menor que el threshold. resistores con resistencia menor que el threshold. cables. y “C”. HP3070 In Circuit Test Training NatSteel Electronics S.3 Prueba de abiertos.3.Hardware de Prueba de Cortos y Abiertos. La prueba de abiertos pasara si la impedancia medida es menor o igual que el threshold.3. un abierto entre los nodos es una condicion no esperada y resulta como una falla. la prueba de cortos y abiertos aplica 0. jumpers. Pag 17 de 86 . pistas. Figuar 3-2. Considere el circuito mostrado en la figura 3-2. Nota: las pistas requieren que sea tratada como un jumper de manera que cada lado de la pista tenga un unico nombre de nodo. Prueba de abiertos entre nodos “A”. Los soguientes componentes deben pasar una prueba de abiertos. “B”. ************************************************************************ Figura 3-1: Hardware de Prueba de Cortos y Abiertos 3. La prueba de abiertos prueba las coneciones entre nodos. El algoritmo espera encontrar un corto entre los nodos bajo prueba. Como se muestra en la figura 3-1.3. ”D” y “E”. Este proceso continua hasta que todos los nodos han sido checados.”B”. La fase de deteccion realiza un chequeo rapido de todos los nodos. Si no se encuentra un corto en ese grupo. La fase de deteccion checa el flujo de corriente entre el nodo en la fuente y los nodos en el detector. Este metodo de prueba de cortos y abiertos salva tiempo de prueba.3. Figura 3-4 El corto es detectado. Deteccion y aislamiento. conecta todos los nodos siguientes en la lista de cortos a un detector. Considerar un circuito con cinco nodos “A”. Nodos que son encontrados en corto con otros nodos son excluidos de la fase de deteccion (completa). La deteccion selecciona el primer nodo en el archivo de cortos (short) para conectarlo a la fuente (source).4. minimizar el numero de cortos fantasma que aparecen durante la prueba.La lista de nodos a ser probados esta organizada para maximiizar la velocidad de prueba.3. HP3070 In Circuit Test Training NatSteel Electronics S. Los nodos “B” y “E” estan en corto. ************************************************************************ Figura 3-3 La fase de deteccion Debido a que no se detecto un corto en el nodo “A”. El aislamiento toma mas tiempo que la deteccion. se detecta un corto. Aislamiento encuentra el corto mediante un proceso de biseccion. En base a la figura 3-3. La prueba de cortos consiste de dos partes: una fase de deteccion y una fase de aislamiento. la fase de aislamiento es ejecutada para buscar cuales nodos estan en corto. (ver figura 3-4). Determina si alguno de los nodos tiene un corto. Si se detecta un corto. Las fase de deteccion y aislamiento son ilustradas en el siguiente ejemplo. 3. el otro grupo de nodos es checado. A. Durante la fase de deteccion. Si se encuentra el corto. de manera que el aislamiento es llamado solo cuando se detectan cortos no esperados.4. Pag 18 de 86 . ese grupo es dividido en dos y checado para cortos. Todos los grupos de bisecciones de nodos tienen que ser checados para asegurar que todos los cortos son aislados.”C”. Esto continua hasta que todos los nodos en corto son localizados. El nodo siguiente es entonces conectado a la fuente y se hace otra prueba para cortos. la fase de aislamiento no fue requerida y la fase de deteccion se mueve al nodo “B”. Los nodos conectados al detector son divididos en dos grupos y un grupo es detectado para cortos. la prueba de cortos ejecuta la deteccion en el nodo “A” y no se encuentra corto.3.1. Prueba de Cortos. (ver figura 35). Un corto es aislado entre el nodo “B” y el nodo “E”.HP3070 In Circuit Test Training NatSteel Electronics S. Figura 3-6. “C” y “D” estan en corto en la tarjeta. Las conexiones de la fuente y el detector son mostradas para la fase de deteccion de cada nodo. (ver figura 3-6). Pag 19 de 86 . Figura 3-5 Fase de aislamiento La fase de aislamiento prueba ahora los nodos faltantes. considere el circuito de la figuara 3-7 donde los nodos “A” . la fase de asilamiento no sera ejecutada. ************************************************************************ Debido a que se detecto un corto en el nodo “B” . nodos “C” y “D” son probados para cortos contra el nodo B. se ejecuta la etapa de aislamiento. solo el nodo “E” es probado. no hay cortos no esperados. y el detector a todos los demas nodos en la lista de cortos. No se detecta un corto. Asumiendo que es una tarjeta buena. A. por lo tanto. Los nodos faltantes son divididos a la mitad. El corto es aislado. En el caso donde se encuentre un nodo en corto con uno o mas nodos en una KGB (known good board) la prueba de cortos conecta la fuente a todos esos nodos . Por ejemplo. el nodo “A” esta conectado a la fuente y todos los nodos son conectados al detector. aparece como un corto …… un corto fantasma. Prueba de cortos en una tarjeta con cortos conocidos. Algunas veces la fase de deteccion encuentra un corto que la fase de aislamiento no puede localizar. muchos resistores son ligeramente mayores que el threshold. Qu es un corto fantasma (phantom short). La fase de deteccion de los cortos checa muchas conexiones en paralelo. En este caso. las partes en paralelo son separadas. sin embargo. aparece como una resistencia de 5 ohms entre la fuente y el detector. el proceso funciona bien. La resistencia en paralelo de dos resistores de 10 ohms. Pag 20 de 86 . la fase de deteccion ve un corto. pero la fase de aislamiento no es capaz de encontrar un corto. Si la mayoria de las resistencias son grandes comparadas con el threshold. Debido a que es menor que el threshold de 8 ohms. Si. considerar el circuito mostrado en la figura 3-8. Para entender como ocurre un corto fantasma. Durante la fase de deteccion. un corto fantasma.5.HP3070 In Circuit Test Training NatSteel Electronics S. A. en la fase de deteccion. ************************************************************************ Figura 3-7. combinaciones en paralelo deben ser menor que el threshold. Esto es porque cuando el grupo de nodos es dividido.3. Esto es llamado un corto fantasma. 3. Como se muestra en la figura 3-9. Fase de Aislamiento La fase de aislamiento prueba la otra mitad del circuito: los nodos “D” y ”E”. esta mitad del circuito sera dividida nuevamente. Debido a que se detecto un corto. Sin embargo. en este caso. Figura 3-10. ************************************************************************ Figura 3-8 Fase de deteccion. se ejecuta la fase de aislamiento. no se encuentra corto. ninguna prueba mas sera ejecutada en esta parte del circuito. Division durante el aislamiento Pag 21 de 86 . los nodos “B” y “C” son probados. Debido a esto. A. Figura 3-9.HP3070 In Circuit Test Training NatSteel Electronics S. como se muestra en la figura 3-10. y procede a dividir el circuito para aislar el corto. Un corto es detectado nuevamente debido a la impedancia en paralelo de los dos resistores es menor que el threshold. Para mejorar la precision de las pruebas. Division completa.7.3. Este valor puede ser ajustado si es necesario. Figura 3-11. pero es mostrado como un corto fantasma. ************************************************************************ En la figura 3-11. se asume que el corto no existe.3. la respuesta a la entrada deberia estar lista instantaneamente y no importaria cuando la salida fuera tomada. Figura 3-12. En la figura 3-12. El IPG calcula el retardo pero puede ser modificado cuando sea Pag 22 de 86 . Si todos los componentes de la tarjeta fueran resistivos.HP3070 In Circuit Test Training NatSteel Electronics S. A. 3. Debido a que se detecto un corto entre el nodo “A” y el par de nodos “D” y “E”. el IPG ordena el archivo de cortos con los nodos conectados a bajas resistencias al final. es mejor evitar la busqueda de fantasmas. El rango del threshold es de 2 a 1000 Ohms. La sentencia “threshold” establece el nivel de resistencia a ser usada para diferenciar los cortos de los abiertos. La prueba de cortos aplica un voltaje a los nodos conectados a la fuente y mide el resultado en los nodos conectados al detector. Debe ejecutarse la fase de aislamiento para encontrar si el corto es real o fantasma. Los componentes reactivos . Threshold. sin embargo. La decision de si un componente tiene corto o no depende de cuando la respuesta sea tomada. requieren un retardo antes de encontrar un estado estable. se usa un valor de 8 Ohms. pero no se encontro corto del nodo “A” al nodo “D” o el nodo “A” y el nodo “E”. Para prevenir los cortos fantasmas.6. Siguiente media division La fase de deteccion no tiene manera de identificar un corto fantasma. El threshold por default es de 8 Ohms. pero no se detecta ningun corto debido a que la resistencia de 10 Ohms es mayor que el threshold. el nodo D es probado. el nodo E es probado. 3.Setting Delay. pero tampoco se encuentra ningun corto. un retardo “setting delay” es especificado para eliminar las trascientes antes de tomar la medicion. Debido a que la fase de aislamiento consume mas tiempo. la mayoria de los nodos han sido checados antes de aquellos que producen fantasmas. Si no se especifica ningun threshold. De esta manera. ************************************************************************ necesario. Los componentes analogicos son: Capacitores Conectores Diodos Transistores FET Fusibles Inductores (bobinas) Jumpers Potenciometros Resistores Interruptores Transistores BJT Diodos Zeners Todos los componentes analogicos deben pasar las pruebas antes de que el voltaje sea aplicado a la tarjeta bajo prueba. llamadas bloques.4..4. La figura 4-1 es un diagrama a bloques de el hardware basico en HP 3070 usado para hacer pruebas analogicas in-circuit. Hardware basico para las pruebas In-Circuit. y detectores de respuesta. un retardo de 0 segundos es usado.27 segundos. El rango del “setting delay” es de 0 segundos a 3. Este hardware de medicion consiste de fuentes de estimulos. Debe haber una tarjeta ASRU en el primer slot de cada una de las cabezas de prueba que sean usadas.HP3070 In Circuit Test Training NatSteel Electronics S. Este hardware esta localizado en la tarjeta ASRU. Prueba de componentes analogicos sin alimentacion (Analog Unpowered). La prueba Analog In circuit (Unpowered) verifica que los componentes analogicos esten debidamente colocados en el PCB y que su valor se encuentre dentro de los limites especificados. El HP IPG compila las pruebas individuales. 3. un amplificador operacional de medicion (MOA). y las coloca en el directorio analog dentro del directorio de la tarjeta. Figura 4-1 Diagrama a bloques de la configuracion basica de una Prueba IN-Circuit Pag 23 de 86 . Cada prueba es ejecutada en la subrutina analog dentro del testplan.1.El HP IPG (Integrated Program Generator) genera las pruebas individuales basado en el dispositivo y la informacion que se introduce a travez de HP Board Consultant. Si no se especifica. A. 3. Cuando se seleccione 128 Hz. clear connect s to “R1-1“ . La tarjeta ASRU provee todas las fuentes y los detectores necesarios. i resistor 10k. 1024 Hz y 8192 Hz. Esta seccion explica las fuentes del sistema y los detectores usados para las pruebas analogicas InCircuit. siempres se debe usar la opcion “ed". pueden usarse instrumentos externos conectandolos al sistema a travez de los puertos funcionales.2. Sin embargo. Como el estimulo es aplicado a la entrada del MOA. Las fuentes de la ASRU proveen estimulos para las pruebas anlogicas In-Circuit y Funcional. se encuentra en el directorio analog y es ejecutado desde la subrutina analog en el testplan. define el tipo de medicion. Las frecuencias de las fuentes de AC son: 128 Hz. Este bloque de prueba. 10. y la sentencia de medicion. wb to “R1-2” . Las siguientes fuentes son usadas para las pruebas In-Circuit. tales como resistores y capacitores son conectados en la entrada del MOA. potenciometros e interruptores. 3. son conectados en la retroalimentacion del MOA. Fuentes del sistema y detectores.3. ! Fin de la subrutina de pruebas analogicas. son mostrados a continuacion para ayudar a entender como las pruebas analogicas In-Circuit son realizadas en el sistema HP3070. Ejemplo de un bloque basico de prueba y un fragmento del testplan. tambien son conectados por la Control Card. A. resistencia de canal de FETs. El bloque de prueba analogica consiste al menos de : una sentencia de conexion (clear connect o connect) . seleccionados por el programa de prueba. escrito por el HP IPG. limites y opciones de medicion. Las fuentes de estimulo y detectores de respuesta. g to “R3-1” 3.HP3070 In Circuit Test Training NatSteel Electronics S. Un ejemplo de un bloque basico de prueba analogica para un resistor. Pag 24 de 86 .4. Componentes reactivos y pasivos.4. el detector mide la salida del MOA y envia los resultados a la Control Card Para su evaluacion. Las otras fuentes son usadas en funcional analogico (powered).4. y una sentencia de medicion tal como resistor o inductor. Solo unas pocas fuentes de la ASRU son usados en la prueba In-Circuit. valor esperado. Fuentes para prueba In-Circuit. Usadas cuando se prueban capacitores e inductores (bobinas). La opcion “ed” especifica que la medicion sera integrada en un ciclo de linea completo. 3. 10. re5. ************************************************************************ La control card maneja cada prueba In-Circuit cerrando los relays apropiados para conectar el dispositivo bajo prueba al circuito del MOA. La sentencia de conexion cierra los relevadores apropiados . Fragmento de Testplan sub test test test test test test test Analog_Tests “analog/A24C1” “analog/A24C2” “analog/A24L1” “analog/A24R1” “analog/A24R2” “analog/A24Q1” “analog/A24CR1” ! Inicia la subrutina de pruebas analogicas !Ejecuta un bloque de prueba analogica.3. Componentes activos.1. El tiempo normal de integracion es insuficiente para mediciones hechas a 128 Hz. y un fragmento del testplan. subend Bloque de Prueba Analogica. puentes. Dependiendo de los resultados. Fuentes de voltaje de DC Fuentes de Voltaje de AC Usadas cuando se prueban resistores . tales como diodos y transistores. la Control Card enviara una condicion de Pasa o Falla al programa de prueba. fusibles. Cada sentencia test en la subrutina Analog_Tests ejecuta el bloque de prueba especificado . HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Fuentes de Corriente de DC Usadas cuando se prueban diodos, zeners, y transistores npn o pnp. Cuando el HP IPG genera una prueba, automaticamente selecciona la fuente de estimulo apropiada para esa prueba y coloca los parametros de la fuente. Estos parametros incluyen el tipo de fuente (AC o DC), la amplitud de la fuente, y en el caso de una fuente de AC, la frecuencia.Durante el debug, se pueden modificar estos parametros. 3.4.3.2. Detectores para la prueba In-Circuit. La salida del MOA debe ser medida para determinar el valor del componente siendo probado. Esta medicion es realizada por el voltimetro de AC, o el voltimetro de DC en la ASRU. Cuando el HP IPG genera una prueba para un componente, automaticamente selecciona el detector necesario para la prueba, y el rango del detector.Dos de los detectores estan sincronizados a las fuentes de onda senoidal de AC. Estos detectores son usados juntos para determinar los valores de los componentes reactivos. Estas fuentes y detectores sincronizados forman un detector de fase sincrono. 3.4.4. Mediciones Analogicas Basicas In-Circuit. Para probar componentes analogicos, el HP3070 usa un sistema de medicion de buses y matriz de relays para conectar el componente bajo prueba en el circuito del MOA. A continuacion se explica como se usan los buses y los relays. Las sentencias de medicion In-Circuit son explicadas mas adelante. La figura 4-2 muestra el arreglo basico de bus y relay para una prueba In-Circuit simple. Figura 4-2. Elementos de medicion basico para una prueba In-Circuit 3.4.4.1. Los buses Source (S) e Input(I). En la figura 4-2, el componente bajo prueba, Rx , es conectado a la entrada del MOA con los relays del testhead y al bus de medicion I. Para simplificacion, solo se muestra un relay por bus. La fuente de estimulo de la ASRU Vx es conectada al otro lado del componente con el bus S. Esta conexion es hecha a travez de un segundo grupo de relays. La corriente de entrada, I, fluye desde la fuente Vx , a travez del componente bajo prueba a la entrada del MOA. Idealmente, la corriente de entrada es limitada solo por la resistencia (o reactancia) del componente bajo prueba. Debido a que la impedancia de entrada de un amplificador operacional es muy alta, la mayoria de la corriente de entrada es forzada a fluir a travez del resistor de retroalimentacion ,Rref. Esto ocasiona un voltaje de salida , Vmoa , a la salida del MOA , proporcional a los valores de I y Rref .De los valores conocidos de Rref , VS y Vmoa, el valor desconocido del componente Rx puede ser calculado. Pag 25 de 86 HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ La ecuacion del sistema usada para calcular el valor del componente bajo prueba, Rx es: Aun caundo el voltaje de salida del MOA esta limitado por su fuente de alimentacion, un amplio rango de Rx, pueden ser medidos. Esto se realiza cambiando difrentes valores del resistor de referencia, Rref , en el path de retroalimentacion del MOA. Se encuentran disponibles seis dieferentes valores de resistencia de precision en la ASRU. Estos resistores se muestran en la figura 4-2. Usando una fuente de estimulo de AC, y un detector de AC, los componentes reactivos (inductores y capacitores) pueden ser medidos tambien con esta tecnica. Las mediciones de componentes reactivos, llamadas “Phase Synchronous Detection” se explica a continuacion. 3.4.4.2. Deteccion de Fase Sincrona (Phase Synchronous Detection) Deteccion de fase sincrona es usada para compensar los corrimientos de fase que ocurren en la combinacion de circuitos resistivos/reactivos. Cuando el MOA mide un circuito que contiene componentes resistivos y reactivos, la salida del MOA contiene ambos componentes (resistivo y reactivo). La componente real de la salida del MOA es directamente proporcional a la parte resistiva del circuito, y la componente imaginaria es directamente proporcional a la parte reactiva del circuito. El detector de fase sincrona es capaz de distinguir entre las partes real e imaginaria de la salida. Esta explicacion es algo simple, pero es basicamente la manera en que las mediciones reactivas son hechas. 3.4.4.3. Guarding (G Bus). El dispositivo bajo prueba puede tener una o mas impedancias en paralelo debido a las caracteristicas del circuito de la tarjeta bajo prueba. Estas impedancias en paralelo causan errores de medicion al proveer salidas de corriente al componente bajo prueba, Zsg y Zig en la figura 4-3, se representan los componentes formando impedancias en paralelo alrededor del componente bajo prueba, Rx. Cuando tales conexiones en paralelo son formados, la corriente en paralelo, Ip, fluye alrededor de Rx y a travez de la retroalimentacion del MOA. La corriente añadida a travez de la retrioalimentacion causa que Rs aparezca como una impedancia menor a la que realmente es. Figura 4-3 Impedancias en paralelo causan errores en la medicion. El bus G es usado para “guardar” el componente bajo prueba eliminando las impedancias en paralelo. La figura 4-4 muestra donde se conecta el bus G en el circuito cuando el componente bajo prueba es afectado por una impedancia en paralelo. Conectado el bus G tal como se muestra, la corriente que fluye a travez de , Zsg y Zig llega a ser insignificante. Cuando la entrada no inversora del MOA es aterrizada como se muestra en la figura 4-4, la entrada no inversora llega a ser una “tierra virtual” debido a las caracteristicas del OP AMP. Esto tambien conecta el bus I a una tierra virtual. Con el bus G tambien en Pag 26 de 86 HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ una tierra potencial, no hay diferencia de potencial a travez de Zig , y no fluye corriente a travez del path paralelo a Rx y a travez del path de retroalimentacion del MOA. Sin embargo, Vs provee corriente a Zsg . Esta corriente no afecta la medicion debido a que la impedancia de salida de Vs es muy pequeña comparada a Zsg. Debido a que puede haber mas paths en paralelo conectados al dispositivo bajo prueba, puede haber una o mas conexiones del bus G. Figura 4-4 El bus G elimina las impedancias en paralelo. 3.4.4.4. Ancho de banda de Operacion del MOA. Existen dos anchos de banda , estrecho (narrow) y amplio (wide), los cuales afectan la ganancia del MOA. Si no se especifica ancho de banda, el sistema usara la banda estrecha. Sin embargo, wideband (banda amplia) puede ser especificada en algunas mediciones. El uso de wideband incrementa el ancho de amplificacion del MOA. Para implementar la caracteristica de wideband, la opcion “wb” es añadida al campo de opciones en la sentencia de prueba apropiada. Ejemplo: clear connect s to “R1-1”; I to “R1-2” resistor 2k, 1.4, 1.4, wb 3.4.5. Mediciones Especiales de Prueba analogica. La prueba de componentes los cuales estan conectados en un circuito requiere de tecnicas especiales de medicion. Los efectos de otros dispositivos conectados al dispositivo bajo prueba (DUT) pueden causar errores en la medicion basica usando los buses S e I. Las guardas tambien pueden introducir errores de medicion. Estos tres tipos de errores son: 1. 2. 3. Source Voltaje Error (error de la fuente de voltaje) Guard Offset error o Guard Gain Error (error de ganancia). Current Splitting (division de corriente) Existen dos tecnicas que pueden eliminar o reducir el efecto de los errores de medicion In Circuit.Las dos tecnicas son: 1. Sensing (deteccion) 2. Enhancement.( mejoramiento) Pag 27 de 86 3.4.5.1. Sensing. Las mediciones de tres hilos, usando los buses S, I y G proveen la configuracion basica para la prueba analogica In-Circuit en HP3070. Sin embargo, la adicion de tres buses mas, A, B y L ayudan a eliminar los problemas de medicion asociados a la prueba In-Circuit. Cada uno de los tres buses adicionales estan asociados con uno de los tres buses de medicion basicos, S, I y G. Los buses estan asociados como sigue: SaA IaB GaL El bus A sensa la fuente (bus S) directamente a los dispositivos bajo prueba, el bus B sensa el detector (bus I) directamente en el dispositivo bajo prueba, y el bus L sensa la guarda (bus G) directamente en la tarjeta bajo prueba. Sensar la fuente requiere mediciones mejoradas (enhancement). Enhancement se explica mas adelante. Para activar el enhancement, debe especificarse “en” en adicion a la opcion “sa”. Los buses añadidos proveen una tecnica de medicion In-Circuit de seis hilos. Los buses extra son usados solo cuando la medicion lo requiera. La figura 4-6 muestra la localizacion de estos buses en el circuito de medicion. HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Figura 4-6. Tecnica de medicion de seis hilos. Cualquier combinacion de los buses adicionales, A, B y L, pueden ser necesarios para una medicion. Esto depende del valor del componente bajo prueba, la precision de la medicion deseada (de acuerdo a la tolerancia que se especifica en HP Board Consultant). Y las caracteristicas del circuito alrededor del dispositivo bajo prueba. La idea basica es eliminar los efectos de cables y resistencia de relays y efectos termicos de los contactos de los relays en el circuito de medicion. Sensing requiere que los cables apropiados sean incluidos en el fixture de prueba, las conexiones apropiadas sean especificadas en el bloque de prueba, y que las opciones de medicion apropiadas esten incluidas en la sentencia de medicion. Las opciones de medicion son: sa sb sl en Instruye a la prueba a sensar la fuente (bus S) con el bus A. La opcion “en” debe ser usada cuando la opcion “sa” sea especificada. Instruye a la prueba a sensar el detector (bus I) con el bus B. Instruye la prueba a sensar la guarda (bus G) con el bus L. Instruye a la prueba a usar enhancement. Es obligatorio usarlo cuando se use “sa”. Pag 28 de 86 I to “Node_2”. los voltajes son medidos en los cuatro puntos mostrados con la fuente de señal a 0°. Enhancement Pag 29 de 86 . Figura 4-7. y nuevamente con la fuente a + 90°. A. Las caracteristicas no ideales del amplificador operacional. Para las mediciones de DC. 10 . y nuevamente con la fuente al nivel necesario. Enhancement es activado con la opcion “en” en la sentencia de medicion. en 3. Las mediciones extra de enhancement causan que la prueba del dispositivo requiera significantemente mas tiempo. ************************************************************************ Este ejemplo de bloque de prueba muestra las conexiones y las opciones de medicion: clear connect s to “Node_1”. Los efectos termicos del bus y los relays en la testhead. Esto compensa el voltaje perdido en los buses de medicion. use enhancement solo cuando sea necesario. (ocho mediciones extra). Si el tiempo de prueba es una preocupacion. sa. l to “Node_3” resistor 10. sl. En situaciones dificiles. y nuevamente con la fuente a –90° (12 mediciones extra).4. 10 . Enhancement hace uso de una ecuacion de sistema de medicion mas compleja para compensar : • • • Los errores de medicion causados por las caracteristicas de los componentes en la tarjeta bajo prueba. Para las mediciones de AC. Estos valores medidos son usados en la formula que determina el valor del dispositivo bajo prueba. los voltajes son medidos en el dispositivo bajo prueba y la resistencia de referencia del MOA.HP3070 In Circuit Test Training NatSteel Electronics S. los efectos termicos creados por los relays del sistema. b to “Node_2” connect g to “Node_3”. a to “Node_1”. Cuando se especifica enhancement. Enhancement. La figura 4-7 muestra las mediciones tomadas cuando se usa enhancement. los voltajes son medidos en los cuatro puntos mostrados con la fuente puesta en cero.5.2. y para los offsets de DC en las mediciones de AC. sb. puede usarse una tecnica de medicion conocida como “enhancement”. Descarga los capacitores. Usualmente usado en un ciclo “on failure”. Delimita el final de un bloque de prueba.6. A. Esta sentencia coincide con la sentencia “gpdisconnect” de BT-BASIC. Conecta los buses especificados a los nodos o brc’s. Esta sentencia coincide con la sentencia de BT-BASIC “gpconnect”.4. Marca el fin de un ciclo “on failure”. Desactiva una sentencia “on failure”. Modo Analog capacitor connect –unpowered clear connect. Mide la resistencia de un potenciometro. Verifica la presencia de jumpers. Cierra el GP relay especificado. Verifica la presencia de fusibles.3. Abre el GP realy especificado. Mide la Ron de FETs canal-N o Canal-P. Mide el voltaje de polarizacion directa de un diodo o el voltaje zener.Las sentencias se encuentra alfabeticamente para los modos ANALOG y BT-BASIC. Mide inductores fijos o variables. Sale de un bloque de prueba. Marca el inicio de un ciclo “on failure”. Manda un mensaje al dispositivo “printer is“ Manda un mensaje al dispositivo “report is“ Pag 30 de 86 .unpowered disconnect-unpowered discharge diode end on failure end test exit test fuse gpconnect gpdisconnect inductor jumper nfetr/pfetr npn/pnp off failure on failure potentiometer print report Mide capacitores fijos o variables. Resumen de Sentencias de prueba In-Circuit HP3070 In Circuit Test Training NatSteel Electronics S. Calcula la ganancia de transistores npn y pnp midiendo dos valores de la corriente de base. ************************************************************************ A continuacion se muestra una lista de las sentencias comunmente usadas en una prueba InCircuit. Desconecta todos los buses y conecta los buses especificados a los nodos o brc’s Desconecta los nodos o brc’s especificados. Delimita el inicio de un bloque de prueba. Mide el voltaje de ruptura inversa de un zener. Continua despues de una pausa. Apaga el capacitance learning Enciende el capacitance learning. Las opciones de medicion In-Circuit ad --. son: Esta es una breve descripcion de las opciones de medicion. inicializa el sistema para ejecutar las sentencias de prueba InCircuit. ************************************************************************ resistor switch test analog zener Mide resistores fijos o variables. BT-Basic analog gpconnect gpdisconnect learn capacitance off learn capacitance on Invoca el modo analogico.7.adjust(ajuste) ar --. Verifica la posicion de contacto de un switch. entre aplicacion de estimulos y la toma de las lecturas para todas las pruebas analogicas in-circuit. La compensacion de capacitancia es activada para las pruebas que son ejecutadas desde el testplan entre esta sentencia y la sentencia “learn capacitance off”. Si no se especifica un valor. en segundos. y ejecuta el bloque de descarga de capacitores escrito por el HP IPG. Detiene la ejecucion del programa.voltaje compliance Pag 31 de 86 .HP3070 In Circuit Test Training NatSteel Electronics S. Cambia los limites de prueba especificados en las sentencias de prueba. La sentebcia “tolerance margin” puede ser usada para incrementar o decrementar los limites de prueba.amplitude co --.ASRU range am --. Cierra el relay de proposito general especificado (GP relay). Continua al ejecutar cont Especifica el dispositivo de reporte Ejecuta el bloque de prueba especificado. A. Opciones de Medicion. Abre el relay de proposito general especificado (GP relay). minimum wait printer is pause report is test test cont tolerance margin unpowered 3. Especifica un intervalo.4. el valor usado es 0. Especifica el dispositivo de impresion. 000 Volts debido a que la ASRU tiene una resolucion de 1 mV. Detector wait (dwa) Causa que el detector espere el numero especificado de segundos entre las mediciones cuando se usa enhancement. Coloca el limite de voltaje de la fuente.wait dwa --. Capacitor Compensation (comp/nocomp) Especifica si la compensacion de capacitores es ejecutada o no. prueba de Extra Digit (ed) Enhancement(en) Filter (fi) Direcciona al sistema para tomar un especificado numero de lecturas durante una prueba de un componente y entrega el promedio como resultado de la prueba.extra digit fi --.HP3070 In Circuit Test Training NatSteel Electronics S. Especifica la fuente de corriente de DC para las sentencias “diode”.refernce element sb --. A.DC offset oxt---override adaptive measurements pf --. la opcion sera 5. Selecciona un offset de voltaje de DC para una fuente de AC.frequency ico --.wideband Todas las opciones son truncadas al limite menor posible.current compliance of --.filter idelta --. sl --. “npn” y “pnp”.parallel model sa --.DC current op --.0005 V.Usa el Bus A para sensar el Bus S. Frequency(fr) Current Change (idelta) Current Compliance(ico) DC Current (idc) Offset (of) Pag 32 de 86 . Direcciona al sistema a realizar componentes extendida (enhancent). “zener”. Coloca la frecuencia de la fuente de AC en Hz.pass/fail parameter re --. Por ejemplo.Usa el bus L para sensar el Bus G wa --. Especifica el rango de ganancia de coltaje de la ASRU en terminos de voltaje. Permite colocar la amplitud de la fuente de voltaje. si se especifica 5.Usa el Bus B para sensar el Bus I sm --.opposite pc --.parallel capacitor (debug only) pm --.serial models wb --.current change idc --. Direcciona al sistema para integrar las mediciones sobre un ciclo de linea completo.detector wait en ---enhancement fr --. ************************************************************************ comp/nocomp—capacitor compensation ed --. Adjust (ad) Amplitude(am) ASRU Range (ar) Voltaje Compliance(eo) Permite ajustar un componente variable antes de tomar mediciones. Especifica el limite de la fuente de corriente. Especifica el cambio de la corriente de DC a usar cuando se prueban transistores npn o pnp. HP3070 In Circuit Test Training NatSteel Electronics S. en segundos. Esto ayuda a determinar si la prueba de un capacitor de bajo valor es valida. Override Adaptive Meas (oxt) Obliga mediciones no adaptables. Direcciona al sistema a usar el bus B para sensar el detector de voltaje Direcciona al sistema a usar el bus L para sensar el punto de guarda. ************************************************************************ Opposite (op) Causa que el valor esperado de una prueba sea inverso.El valor actual medido sera reportado. A. Usando el comando oxt obliga el comportamiento como un metodo no-adaptable usado antes de B03. Selecciona el modelo serial para la prueba de capacitores e inductores. Selecciona las caracteristicas de wideband del MOA. entre la aplicacion de estimulos y la toma de lecturas.00. Especifica un intervalo de espera. Selecciona el modelo paralelo para prueba de capacitores e inductores. Instruye a las sentencias de medicion del componente a colocar una variable de regreso (si se especifica) a “1” para pass y a “0” para fail . Direcciona la sistema a usar el bus A para sensar la fuente de voltaje aplicada al componente bajo prueba. en vez de un resultado de un valor medido. Selecciona el resistor de referencia para el ciclo de retroalimentacion del MOA. Conecta un capacitor de 100pF en paralelo con el dispositivo bajo prueba.Esta opcion debe ser usada con la opcion “en”. Es usado durante debug solamente. Parallel Capacitor (pc) Pass/Fail (pf) Parallel Model (pm) Reference Element( re) Sense A (sa) Sense B (sb) Sense L (sl) Serial Model (sm) Wait (wa) Wideband Pag 33 de 86 . La primera vez que se ejecuta el programa de prueba (testplan). se debe usar el modelo paralelo. Note que las mediciones de compensacion son hechas solo la primera vez que el testplan es ejecutado despues que es Pag 34 de 86 . serial model --. Esta es la forma en que el sistema “aprende” el valor de compensacion de capacitancia. y la salida del MOA es medida con un voltimetro de AC. Los capacitores variables pueden ser probados usando la opcion “ad” (adjust). capacitores de 100pF necesitan la compensacion . se puede usar la caracteristica de compensacion de capacitancia del HP3070. la prueba de capacitores que requieren compensacion son ejecutadas antes de que el fixture sea activado. El capacitor bajo prueba es conectado en la entrada del MOA como se muestra en la figura 5-1. se puede especificar la opcion “parallel model” o “serial model”. Consideraciones de Prueba.5.“sm” parallel model ---. Debido a que el fixture no esta activado.“pm” Para valores de capacitores menores que 100uF.3. la tarjeta bajo prueba no esta en contacto con el fixture. con la sentencia “capacitor”. Para capacitores de 100uF o mayores. HP3070 In Circuit Test Training NatSteel Electronics S. el valor aprendido es restado del resultado de la medicion antes que sea comparado a los limites de prueba para decidir si pasa o falla. ya que la capacitancia del sistema es significante (entre 20pF y 50 pF) comparado con el valor del dispositivo bajo prueba. Cuando los capacitores individuales son probados.5. ************************************************************************ Prueba de Capacitores La prueba de capacitores mide capacitancias desde 10 pF hasta 10. Tipicamente.1. se usara el modelo paralelo.000 uF.5.Configuracion de la prueba. Existen dos consideraciones que se deben tener en cuenta cuando se prueben capacitores: los elementos resistivos de los capacitores. debe usarse el modelo serial.. 3. y la opcion “nocomp” a la prueba que no requiere compensacion. Figura 5-1 Configuracion de Prueba de Capacitores 3. Para compensar los elementos resistivos de los capacitores. El generado del Testplan coloca las pruebas de los capacitores entre las sentencias “learn capacitance on” y “learn capacitance off”. Se añade la opcion “comp” a la prueba del capacitor que requiere compensacion. Para eliminar la capacitancia del fixture y el sistema de los resultados de la medicion.2. Una fuente de AC es aplicada al dispositivo bajo prueba. A. Cada medicion es el resultado de la capacitancia del sistema y del fixture solamente. Si no se especifica ninguna opcion. y la capacitancia del fixture de prueba. 3.HP3070 In Circuit Test Training NatSteel Electronics S.<valor>. <return>. nocomp <valor>.<+tol>. DISPONIBLE adjust component ad source amplitude am ASRU Range ar detector wait dwa extra digit ed enhancement en filter fi frequency fr current compliance ico voltage offset of override adaptive measurements oxt pass/fail pf parallel model pm refernce element re sense A bus sa sense B bus sb sense L bus sl serial model sm wait wa wideband wb DEFAULT am 0.<return>.<comp/nocomp> Pag 35 de 86 .<-tol>. Esto reduce el tiempo de prueba de todas las subsecuentes ejecuciones.<-tol>.<return>.5.<+tol>.5. 11.<-tol>.<valor>.1 ar 0. Sintaxis de la sentencias capacitor.4.<options>.<options>.<comp/nocomp> <designador>. Opciones de Medicion.<comp/nocomp> <valor>.<+tol>. A continuacion se muestra una lista de las opciones disponibles para la sentencia “capacitor”. HP IPG selecciona las opciones de medicion para la prueba de un capacitor basado en el analisis de dispositivo bajo prueba y la topologia del circuito.<-tol>.<+tol>.8. I to “C1-2” 3. el sistema usa los parametros de default. se puede cambiar las opciones para mejorar la prueba o se puede escribir manualmente una prueba in-circuit.<comp/nocomp> <valor>. Si no se especifican opciones. ************************************************************************ cargado.<-tol>.<options>. y las opciones por default. <return>.<-tol>. <valor>. La sentencia “capacitor” ejecuta una prueba a un capacitor: capacitor capacitor capacitor capacitor capacitor capacitor capacitor capacitor Ejemplo: clear connect s to “C1-1”.<comp/nocomp> <designador>. A.4. Las siguientes ejecuciones del testplan usan los valores aprendidos de la primera ejecucion.<+tol>. fr128.<+tol>. 3. 12.<comp/nocomp> <valor>.156 dwa 0 fi 1 fr 1024 ico 1 of 0 pm re4 capacitor 2u.<comp/nocomp> <designador>.<options>. re2.<+tol>.<+tol>. <comp/nocomp> <designador>.<valor>. Sin embargo.<-tol>.<-tol>. la integracion normal es insuficiente para mediciones hechas con 128 Hz. trate de maximizar Zig.ed.000uF OPCIONES RECOMENDADAS Fr8291. “re”. Seleccionando “re” y “am”: Cuando se seleccione el resistor de retroalimentacion.9uF 15. sb. la posicion de los buses en el circuito bajo prueba de manera que exista una impedancia maxima entre los buses I y G. re3 wb. trate de mantener una ganancia del MOA de 1 a 10 y una salida de 0.159uF – 1uF 1uF – 1. se incrementara el tiempo de prueba. fr. re6 wb. “am”. fr128. Esto conectara un capacitor de 100pF en paralelo con el dispositivo bajo prueba. re1 ar2. Se puede especificar una frecuencia de la fuente de 128.9 pF 15.wb. ed.0159uF – 0. sb. re1 ar3. re2 sa.3. sb. 1024 o 8192 Hz. sb. A. Conexiones de Bus: Cuando se designan las conexiones del bus con la sentencia “clear connect”. Si se añade el filtro. Esta es una herramienta de debug solamente. en. siempre se debe usar la opcion “ed”. re1 Cuando se seleccione “fr128”. Valores pequeños de capacitores necesitan grandes frecuencias. Frecuencia de la fuente: Use una frecuencia de la fuente. ed. en. y la amplitud de la fuente. El resultado de la medicion se incrementara por 100pF. sb.5. “fr”. fr128. en. re3 sa.9pF – 159pF 159pF – 1590pF 1590pF – 0. fr128. ed.01 a 0. re3 sa. Pag 36 de 86 . sa.0159uF 0. re4 re3 Fr128.59uF 1. Filtering: Cuando se pruebe un capacitor en un circuito ruidoso. fr128.9uF – 159uF 159uF – 1590uF 1590uF – 10.re6 wb. Valores de Programacion. ************************************************************************ RANGO 10 pF – 15. Si los resultados de la prueba no se incrementan esta cantidad probablemente se tenga un problema de contacto o en la prueba. Esto es. sa. ed. Este rango de ganancia y salida del MOA provee la mayor precision y repetibilidad en las mediciones. Herramienta de debug: Durante el debug. ed. se puede validar una prueba de un capacitor añadiendo la opcion “pc” en la sentencia “capacitor”.1 volt.1 volts. en. La opcion “ed” especifica que la medicion sera integrada sobre un ciclo de linea completo. que mantenga la salida del MOA entre 0. HP3070 In Circuit Test Training NatSteel Electronics S. en. para obtener una medicion estable. fr128.5.159uF 0.59uF – 15. use el filtro adecuado.01 y 0. No se puede usar “pc” durante pruebas de produccion. y la prueba del zener mide el voltaje de polarizacion inversa. Un voltimetro interno de DC. para estas pruebas debe ser colocado a 10. La prueba de zeners que son mayores de 8. La opcion del rango de voltaje de la ASRU.3. Figura 6-1. La opcion “idc” puede ser usada en ambas sentencias para mantener constante la fuente de corriente de DC. a diferencia de otros circuitos es de 0 a 18 volts.1. “ar”. para la prueba del zener. El diodo o zener bajo prueba es conectado en el lazo de retroalimentacion del MOA.2.6. Los elementos de prueba que usa el HP IPG son: source detector Una fuente interna de voltaje de DC. el resistor de referencia “re” para obtener la corriente especificada. La prueba de diodo mide el voltaje de polarizacion directa. mostrada en la figura 6-1. el valor del voltage compliance “co” se coloca al menos a un volt mayor que el limite de prueba alto. Configuracion de Prueba de Diodo/Zener. La prueba de diodo y de zener usan la misma configuracion. ************************************************************************ La prueba de diodos mide el voltaje de polarizacion directa de los diodos. 3. A. Para la prueba de diodos. La opcion “idc” automaticamente selecciona el valor apropiado de amplitud de la fuente. si no se especifica el “idc”. El voltage compliance “co”. el sistema usa 10uA. Una fuente de DC es aplicada a el entrada y la salida del MOAes medida con un voltimetro de DC. <lo> Pag 37 de 86 .99 volts usa una fuente auxiliar. La sentencia “diode” ejecuta una prueba de diodos: diode <hi>. HP3070 In Circuit Test Training NatSteel Electronics S. Consideraciones de Prueba. Sintaxis de las sentencias Diode/Zener. Tiene un rango de 10uA -100mA para las sentencias “diode” y “zener”. Notese que la amplitud de la fuente y el resistor de referencia no son seleccionables.6. 3. La unica diferencia entre la prueba del diodo y el zener es las conexiones del bus al dispositivo bajo prueba. En base a la figura 6-1. La prueba de zener mide el voltaje de polarizacion inversa de zeners hasta de 18 Volts.6. Prueba de Diodo/ Zener. idc1m. <lo>.<value>. <lo>. manualmente se puede escribir una prueba In-Circuit.<-tol>. <lo>. Opciones de Medicion.<+tol>.<value>.<+tol>.<+tol>.<return> Ejemplo: clear connect s to “D1-A”. <lo>.5 co 1.<hi>.<options>. Si no se especifican las opciones. se pueden cambiar sus valores para mejorar la prueba.<options> diode <designator>. el sistema usara los parametros de default.<-tol> zener <value>. co2.<return> zener <value>.HP3070 In Circuit Test Training NatSteel Electronics S.<options> diode <hi>. <lo>. La siguiente lista muestra las opciones disponibles con las sentencias “diode” y “zener”.<-tol>.<-tol> zener <designator>. y las opciones por default: Diode: DISPONIBLE ASRU Range Voltage compliance extra digit filter DC Current pass/fail sense A bus sense B bus sense L bus wait ar co ed fi id pf sa sb sl wa DEFAULT ar 2.<+tol>. <return> diode <designator>.<+tol>.3.<return> zener <designator>.<options>. Sin embargo.<value>.<return> diode <hi>. I to “D1-C” diode 800m. ************************************************************************ diode <hi>.<hi>.<options> zener <value>.<options> zener <designator>. HP IPG selecciona las opciones de medicion para las pruebas de diodo y zener basado en su analisis del circuito bajo prueba.<+tol>.6.<options>.<return> diode <designator>.0 3.<return> zener <designator>.<-tol>.5 fi1 idc10m wa0 Pag 38 de 86 .<-tol>.<+tol>.<hi>. ar1.<hi>. O.<return> La sentencia “zener” ejecuta una prueba de zener: zener <value>. <lo> diode <designator>.<options>. A.<+tol>.<value>.<-tol>.<-tol>. <lo>. 1 volt. DEFAULT ar co ed fi id pf sa sb sl wa ar 10 co 10 fi1 idc10m wa0 3. Salida del MOA: Asegurese que la salida del MOA no exceda 15 VDC o 14 Vpk durante la prueba. Los elementos de prueba usados por el HP IPG son: source detector Una fuente de voltaje de DC interna colocada a 0. A.1. bus G.7. La corriente que fluye a travez del FET es medida por el MOA.7.1 volt al drain. Guarding: Use guardas para eliminar los efectos de impedancias en paralelo con el diodo bajo prueba: No use guardas en prueba de diodos. Un voltimetro de DC interno. miden la resistencia de encendido (Ron) de los FETs canal-N o canal-P respectivamente. Opciones de Programacion. ************************************************************************ Zener: DISPONIBLE ASRU Range voltage compliance extra digit filter DC Current pass/fail sense A bus sense B bus sense L bus wait 3. Se puede hacer simplemente probandolo como un diodo. La fuente . El FET bajo prueba es conectado en la entrada del MOA. como se muestra ne la Figura 7-1 .4. 3. La orientacion esta determinada por la resistencia de source-ground y detector-ground del circuito. En esta configuracion. La guarda. Zeners mayores de 18 volts: No hay pruebas in-circuit para zeners mayores de 18 volts. Estos valores de voltaje y corriente son usados para calcular la resistencia de encendido del FET bajo prueba. Pag 39 de 86 .6. “nfetr” y “pfetr”. son conectados al source y al drain del FET. el gate es conectado a tierra y se aplica un voltaje de 0. bus I.Prueba de FET Ron. y el detector. Las pruebas de FETs.HP3070 In Circuit Test Training NatSteel Electronics S. Se puede checar que estan presentes en la tarjeta bajo prueba y que esten orientados correctamente. bus S. Configuracion de la prueba. es conectada al gate del FET. 7.<hi>. <lo>. <lo>. ************************************************************************ Figura 7-1. Si no se especifica la opcion “fr”.<options> <hi>. Sintaxis de las sentencias NFET/PFET.<hi>. <lo>.<return> La sentencia “pfetr” ejecuta una prueba de un FET canal-P: nfetr pfetr pfetr pfetr pfetr pfetr pfetr pfetr <hi>. <lo>.<hi>. el sistema usara una fuente de DC.<hi>. <lo> <designator>.<return> <designator>. Consideraciones de Prueba. <lo>.0 VDC. <lo>.<hi>.<options> <hi>. <lo>.HP3070 In Circuit Test Training NatSteel Electronics S.07 Vrms.3. Si se inlcuye la opcion “fr”. Configuracion de Prueba de FET.<options>.<hi>. 3.<options>.<options> <designator>.<options>.<return> <designator>. y el rango de la amplitud de la fuente de AC es de 0. <lo>.0 VDC a 10. Los FETs canal-N son probados con una fuente positiva. <lo>. <lo> <hi>.<options>.<return> <hi>.<return> <designator>. <lo>. <lo> <hi>.0 Vrms a 7. los FETs canal-P son probados con una fuente negativa. La unica diferencia de configuracion entre los dos tipos de FET es la polaridad de la fuente. A. <lo>. Una fuente de AC puede ser deseable para reducir los efectos de impedancias en paralelo con el FET bajo prueba. La sentencia “nfetr” ejecuta una prueba de un FET canal-N : nfetr nfetr nfetr nfetr nfetr nfetr nfetr nfetr <hi>. 3.<hi>.<options> <designator>.2.<return> <hi>. <lo> <designator>.7. <lo>.<return> <designator>. el sistema usara una fuente de AC de la frecuencia especificada. Nota: el rango de la amplitud de la fuente de DC es –10.<hi>.<return> Pag 40 de 86 . para reducir los efectos de impedancias paralelas.906k. Si no se especifican las opciones. ed 3.24k. 4.7. O se pueden escribir manualmente una prueba in-circuit. Sin embargo. se pueden cambiar las opciones o sus valores para mejorar la prueba. y las opciones por default: 3. wb. I to “g1-s”. g to “g1-g” nfetr 10. Opciones de medicion: HP IPG selecciona las opciones de medicion para el FET basado en su analisis del circuito bajo prueba.7. una fuente de AC. ************************************************************************ Ejemplo: clear connect s to “g1-p”. A.4. el sistema usa los parametros de default.5. A continuacion se listan las opciones disponibles con las sentencias “nfetr” y “pfetr” . Pag 41 de 86 . Opciones de Programacion: Rangos recomendados del elemento de referencia “re”: Fuentes de AC: Se puede usar la opcion de “fr” .HP3070 In Circuit Test Training NatSteel Electronics S. Los elementos que HP IPG usa son: source detector resistor de referencia (fe1) Una fuente de voltaje de DC colocada a 0.<options>. Sintaxis de la sentencia Fuse. El resultado de la medicion del fusible es comparado contra un threshold.8.<return> Ejemplo: clear connect s to “F1-1”.<threshold>.<threshold> fuse <designator>. Si la resistencia medida es menor o igual que el threshold.8. A. La sentencia “fuse” ejecuta una prueba de fusible: fuse <threshold> fuse <threshold>.<return> fuse <threshold>.1 V. en vez de tolerancias altas y bajas.8. I to “F1-2” fuse 10 Pag 42 de 86 . La prueba de fusibles checa la presencia de fusibles midiendo la resistencia del elemento. 3.Consideraciones de Prueba. Si la resistencia medida es mayor que el threshold.3. El fusible bajo prueba es conectado en la entrada del MOA como se muestra en la figura 8-1. ************************************************************************ 3.2.<threshold>.1.<return> fuse <designator>.<options fuse <threshold>. la prueba pasa.<options fuse <designator>.<return> fuse <designator>. Configuracion de prueba de fusibles. Prueba de Fusibles.<options>. la prueba falla.Configuracion de la prueba.HP3070 In Circuit Test Training NatSteel Electronics S. Un voltimetro interno de DC Un resistor de 10 ohms Figura 8-1. Un fusible es medido de la misma manera que un resistor.8. 3. 3. El resultado de la medicion es comparada con un threshold para determinar si pasa o falla.<threshold>. 1 Vrms Voltimetros Internos de AC sincronos. o un “1” para pasa. Configuracion de la prueba.Opciones de Medicion. La siguiente lista muestra las opciones disponibles con la sentencia “fuse”. se pueden cambiar las opciones o sus valores para mejorar la prueba.3. La prueba de inductores mide inductancias desde 25uH a 100H.El valor actual de la resistencia tambien sera reportado. en la sentencia “inductor”. se puede usar la opcion pass/fail “pf” en la sentencia “fuse”.9.1. El inductor bajo prueba es conectado a la entrada del MOA como se muestra en la figura 9-1. 3. Los inductores variables son medidos usando la opcion ajuste “ad”.8.O se puede escribir una prueba In-circuit. A. Opcion Pass/Fail: Si se usa una variable de retorno y no interesa el valor actual de resistencia del fusible. 3.9.4. Sin embargo.Opciones de Programacion. Si no se especifican opciones. ************************************************************************ HP IPG selecciona las opciones de medicion para la prueba de fusible en base al analisis del circuito bajo prueba. Prueba de Inductores (bobinas). y las opciones de default: 3.8. HP3070 In Circuit Test Training NatSteel Electronics S. Los elementos que HP IPG usa son: source detector resistor de referencia (fe4) Un generador de frecuencia interno de 1024 Hz . el sistema usa los parametros de default.0. Un resistor de 10 Kohms Pag 43 de 86 .5. Esto dice al programa que regrese solamente un “0” para falla. <-tol>.<options>. Para eliminar la inductancia del fixture y el sistema de los resultados de la medicion. se debe usar remote sensing. se coloca la fuente a 0° para medir la componente real.<+tol>.<value>. fr8192. Configuracion de Prueba de Inductores. La sentencia “inductor” ejecuta una prueba de inductor: Inductor <value>.1. Debido a que los inductores tienen ambas componentes.<+tol>.2. Para inductores de gran valor. 10. 3.<-tol>.<return> Ejemplo: clear connect s to “l1-1”. al dispositivo bajo prueba. HP IPG selecciona las opciones de medicion para la prueba de inductor en base al analisis del circuito bajo prueba.<+tol>.<return> Inductor <value>. A. real e imaginaria.Opciones de Medicion. eliminara cualquier inductancia del sistema y el fixture de prueba.<options>.Consideraciones de Prueba.<return> Inductor <designator>. Primero.<value>. Hay dos consideraciones que se deben tomar en cuenta cuando se prueban inductores: lo elementos resistivos de los inductores.4.<value>.<options> Inductor <value>.<value>.<-tol>. 3. I to “L1-2” inductor 70m.<+tol>.9. El sistema integra estos valores para obtener un solo resultado. Sintaxis de la sentencia Inductor. Sin embargo. ************************************************************************ Figura 9-1.<-tol> Inductor <designator>. 10.<-tol>. Sensar con los buses A y B. se coloca la fuente a 90° para medir la parte imaginaria. “pm”. Si no se especifican opciones.<-tol> Inductor <value>.<+tol>. re3 3.<-tol>. la prueba de inductores es una prueba de dos mediciones.O se puede escribir una prueba In-circuit.9. se pueden cambiar las opciones o sus valores para mejorar la prueba.<+tol>.3.<options> Inductor <designator>.9. se debe usar el modelo paralelo. El modelo serial “sm” es el estandar para prueba de inductores.<return> Inductor <designator>.<+tol>.<-tol>.Despues. el sistema usa los parametros de Pag 44 de 86 .<+tol>.HP3070 In Circuit Test Training NatSteel Electronics S. y la inductancia del fixture y el sistema.3. Modelo paralelo para inductores grandes: Para compensar los elementos resistivos de inductores se puede especificar la opcion modelo paralelo o modelo serial: Pag 45 de 86 . ************************************************************************ default. Cuando se selecciona “fr128” . La opcion “ed” especifica que la medicion es integrada un ciclo de linea completo.9. Opciones de Medicion recomendadas. y las opciones de default: 3. Opciones de Programacion. A. siempre usar la opcion “ed”. La siguiente lista muestra las opciones disponibles con la sentencia “fuse”.5. el tiempo de integracion normal es insuficiente para hacer validas mediciones de 128Hz.HP3070 In Circuit Test Training NatSteel Electronics S. Seleccionando el resistor de retroalimentacion.10.01 y 0. Prueba de Jumpers. y una salida del MOA de 0. y la amplitud de la fuente “am”: Cuando se seleccione el resistor de retroalimentacion. trate de mantener una ganancia del MOA de 1 a 10. Pag 46 de 86 . use el filtraje adecuado “fr”. Filtro: Cuando pruebe un inductor en un circuito ruidoso. para obtener una medicion estable.”am”. ************************************************************************ modelo serial --. Valores pequeños de inductores requieren frecuencias de prueba altas. Para inductores de valor grande se debe usar el modelo paralelo “pm”. Note que el IPG nunca especifica filtraje. En un circuito ruidoso. Incrementando el filtraje se incrementara el tiempo de prueba. un resistor de 10 ohms Figura 10-1. Frecuencia de la fuente: Use una frecuencia de la fuente “fr”.1.1 volt.1 Volt. un voltimetro interno de DC. HP IPG usa wideband en vez de incrementar el filtraje. La prueba de jumpers checa la presencia o ausencia de un jumper midiendo su resistencia y comparando el resultado con el threshold especificado. El jumper bajo prueba es conectado en la entrada del MOA como se muestra en la figura 10-1. 3. Configuracion de Prueba de Jumpers. 3.1 volt. que mantenga la salida del MOA entre 0.“pm” El modelo serial es el estandar para la prueba de inductores. “re”. Este es el rango de ganancia y salida del MOA que proveen la medicion mas precisa y mas repetitiva. A.HP3070 In Circuit Test Training NatSteel Electronics S.01 a 0. “re”. Los elementos que HP IPG usa son: source detector Resistor de referencia(re1) una fuente de voltaje de DC colocada a 0.10.Configuracion de la prueba.“sm” modelo paralelo --. y la amplitud de la fuente. <return> Ejemplo: clear connect s to “J1-1”. Si la medicion es mayor que el threshold.3. HP3070 In Circuit Test Training NatSteel Electronics S. 3. y las opciones de default: Pag 47 de 86 . I to “J1-2” jumper 5 3.<threshold> Jumper <designator>.<options>. el sistema usa los parametros de default. El resultado de la medicion del jumper es comparada contra un threshold.4.<options> Jumper <threshold>. la prueba falla.<threshold>.<options>. se pueden cambiar las opciones o sus valores para mejorar la prueba.<threshold>. en vez de limites alto y bajo.<threshold>.<return> Jumper <designator>.<return> Jumper <designator>.10. Opciones de Medicion.3.<options> Jumper <designator>.10.10. Sintaxis de la sentencia jumper. La siguiente lista muestra las opciones disponibles con la sentencia “fuse”. la prueba pasa.O se puede escribir una prueba In-circuit. La sentencia “jumper” ejecuta una prueba de jumper: Jumper <threshold> Jumper <threshold>. A. ************************************************************************ Un jumper es medido como un resistor. Si la resistencia medida es menor o igual que el threshold. Consideraciones de Prueba.<return> Jumper <threshold>.2. Sin embargo. Si no se especifican opciones. HP IPG selecciona las opciones de medicion para la prueba de jumper en base al analisis del circuito bajo prueba. Esta medicion checa la resistencia entre el centro y un extremo. ************************************************************************ Si se usa una variable de retorno y no interesa el valor actual de resistencia del fusible. Primero. Esto es usado para verificar la posicion de jumpers como en una seleccion de voltaje. El resultado de cada prueba es medido y comparado al valor medio del potenciometro. Este especifica que la prueba pasa cuando la resistencia medida es mayor que el threshold.11.5. la sentencia “potenciometer” es ejecutada con la opcion “ad” para pedir al operador que centre el potenciometro. Opcion opuesto “op”: La prueba de jumper pasa cuando la resistencia medida es menor o igual que el threshold. 3. La prueba para ausencia de jumper usa la opcion “op” (opuesto)con la sentencia “jumper”. la prueba pasa y cuando le jumper no esta presente. Opciones de Programacion.10. Esto dice al programa que regrese solamente un “0” para falla. o un “1” para pasa. 3. Los elementos que HP IPG usa son: Source detector Resistor de referencia(re4) Una fuente de voltaje de DC colocada a 0. El potenciometro bajo prueba es conectado en la entrada del MOA. Configuracion de la prueba.3. Configuracion de prueba de potenciometro.2. Entonces. Opcion Pass/Fail: HP3070 In Circuit Test Training NatSteel Electronics S. sin la opcion de ajuste.11.El valor actual de la resistencia tambien sera reportado. De manera que cuando el jumper esta presente.1 ohm a 10Mohms.1. La prueba de potenciometro mide resistencia desde 0.Consideraciones de la prueba. Prueba de Potenciometros. la prueba es ejecutada otra vez. como se muestra en la figura 11-1.1V. un resistor de 10K ohms Figura 11-1. La segunda medicion tiene tolerancias mas anchas para eliminar cualquier imprecision en el ajuste. Pag 48 de 86 . 3. Los potenciometros son probados dos veces. la prueba falla. A. un voltimetro interno de DC. se puede usar la opcion pass/fail “pf” en la sentencia “fuse”. para medir la resistencia entre el otro extremo y el centro.11. 12.<options>. se pueden cambiar las opciones o sus valores para mejorar la prueba. <+tol>. <+tol>.ad. Sin embargo. <-tol>. <-tol>.<return> Potentiometer <designator>. <-tol> Potentiometer <designator>. 5k. I to “R1-W” potentiometer “Leg1”. <-tol>. el sistema usa los parametros de default. 5k.11.<return> Potentiometer <value>.<value>.<value>. <+tol>. 12. A. La siguiente lista muestra las opciones disponibles con la sentencia “fuse”. HP IPG selecciona las opciones de medicion para la prueba de potenciometro en base al analisis del circuito bajo prueba.ed 3.4. <+tol>.<return> Ejemplo: on failure report “Part Num: 1145-0217.<value>.11. Si no se especifican opciones.O se puede escribir una prueba In-circuit. <+tol>. 12. <+tol>. <-tol>. <-tol>.3. I to “R1-2” potentiometer “Leg2”.<options>. <-tol>. R clear connect s to “R1-W”.5.<options> Potentiometer <value>.<return> Potentiometer <designator>. y las opciones de default: Pag 49 de 86 . 12. Location H2” exit test end on failure clear connect s to “R1-1”. wb. HP3070 In Circuit Test Training NatSteel Electronics S. <-tol> Potentiometer <value>. Sintaxis de la sentenica potentiometer. <+tol>.Opciones de Medicion.<options> Potentiometer <designator>. wb.<value>. ************************************************************************ La sentencia “potentiometer” ejecuta una prueba de potenciometro: Potentiometer <value>. <+tol>. “am”. Inductancia en paralelo: Se puede usar una fuente y detector de AC si una inductancia en paralelo es un problema.3. Salida del MOA: Asegurese que la salida del MOA no exceda 15 VDC o 14 Vpk durante la prueba. trate de mantener una ganancia del MOA de 1 a 10 y una salida de 0.6. ************************************************************************ Opciones de medicion recomendadas: Seleccionando el resistor de retoalimentacion.01 a 0. Cuando se seleccione el resistor de retroalimentacion. A. y la amplitud de la fuente. Wideband: No use wideband con fuentes de DC y una resistencia de referencia menor que re3.Opciones de Programacion. y la amplitud de la fuente. “re”. HP3070 In Circuit Test Training NatSteel Electronics S. “am”. Pag 50 de 86 .1 volts. “re”.11. Este rango de ganancia y salida del MOA provee la mayor precision y repetibilidad en las mediciones. Enhancement: Use enhancement “ed” si Rx es menor que 1k o mayor de 10 k Opcion “ad”: En la opcion “ad” existen tres opciones: “ad0” “ad1” “ad2” La prueba no permitira al operador ajustar el dispositivo. la prueba siempre preguntara al operador que ajuste el dispositivo y presione “yes” o “no”. La prueba de resistores mide resistencias desde 0. Configuracion de Prueba de resistores. Esto es debido a algunas capacitancias en el circuito. Un resistor de 10k Figura 12-1. 3.1 V. o ambas. . Pag 51 de 86 .12. Si se especifica “ad” sin numero. La prueba preguntara al operador que ajuste el dispositivo solo si la mediocion no esta dentro de los limites especificados.12.1 ohm a 10Mohm. ajuste. se usara “ad1” 3. o mediciones repetidas (filter) . como se muestra en la figura 12-1. Prueba de Resistores. El resistor bajo prueba es conectado a la entrada del MOA. Configuracion de la prueba.HP3070 In Circuit Test Training NatSteel Electronics S. ************************************************************************ Wait o filter para resistencias grandes: Mediciones de resistencias grandes pueden requerir un wait (retardo). A. Los elementos que HP IPG usa son: source detector Resistor de referencia (re4) Una fuente de voltaje de DC colocada a 0. Los resistores variables son medidos incluyendo la opcion “ad”. Un voltimetro interno de DC. con la sentencia “resistor”.1. en 3.12.<-tol>. <+tol>.3.<value>. <+tol>.<-tol>. El operador puede tambien hacer pasar o falla el dispositivo en este punto. se pueden cambiar las opciones o sus valores para mejorar la prueba. <+tol>. La siguiente lista muestra las opciones disponibles con la sentencia “fuse”. La configuracion de la prueba y sintaxis es la misma. HP IPG selecciona las opciones de medicion para la prueba de resistores en base al analisis del circuito bajo prueba.Consideraciones de la prueba. pero la sentencia incluye la oprion “ad”. <+tol>. HP3070 In Circuit Test Training NatSteel Electronics S.<value>.2. 3. <+tol>.<value>.O se puede escribir una prueba In-circuit. Sintaxis de la sentenica resistor.<-tol>.<return> Resistor <designator>.<return> Resistor <value>. Esto trabaja igual que la prueba de un potenciometro.<return> Resistor <designator>. el sistema usa los parametros de default. A. ************************************************************************ La sentencia “resistor” puede ser usada tambien para probar resistores variables (como rheostatos). <+tol>.<options> Resistor <designator>. y las opciones de default: Pag 52 de 86 .4.<-tol>.<options>. Sin embargo.<-tol>. I to “R1-2” resistor 10k.3. wb. 1. La sentencia “resistor” ejecuta una prueba de resistor: Resistor <value>.<-tol> Resistor <value>. re5.<return> Ejemplo: clear connect s to “R1-1”.4.<options>. Esta opcion permite al operador ajustar el dispositivo bajo prueba.12. <+tol>.<-tol> Resistor <designator>. ed.<options> Resistor <value>.<-tol>.<value>. Si no se especifican opciones. Opciones de medicion.4.12. <+tol>. 1. “am”. Opciones de Programacion. trate de mantener una ganancia del MOA de 1 a 10 y una salida de 0. A. y la amplitud de la fuente.1 volts. “re”. “am”.3.01 a 0. ************************************************************************ Opciones de medicion recomendadas: Seleccionando el resistor de retoalimentacion. Inductancia en paralelo: Se puede usar una fuente y detector de AC si una inductancia en paralelo es un problema. Pag 53 de 86 . “re”. Cuando se seleccione el resistor de retroalimentacion. Este rango de ganancia y salida del MOA provee la mayor precision y repetibilidad en las mediciones. y la amplitud de la fuente.5. HP3070 In Circuit Test Training NatSteel Electronics S. Salida del MOA: Asegurese que la salida del MOA no exceda 15 VDC o 14 Vpk durante la prueba.12. o ambas. Si se especifica “ad” sin numero. Prueba de Transistores. bus S. Configuracion de la prueba. la prueba siempre preguntara al operador que ajuste el dispositivo y presione “yes” o “no”. El detector.13. Las dos uniones PN de los transistores son probados como prueba de diodos. La guarda. ************************************************************************ Wideband: No use wideband con fuentes de DC y una resistencia de referencia menor que re3. los transistores son conectados en el MOA como se meustra en la prueba de diodos. 3.1. bus G. A. La fuente (source) . es conectado al colector. La segunda prueba calcula la ganancia de los transistores npn y pnp midiendo la corriente de base a dos diferentes valores de corriente de emisor. Esto es debido a algunas capacitancias en el circuito. La prueba preguntara al operador que ajuste el dispositivo solo si la mediocion no esta dentro de los limites especificados. Enhancement: Use enhancement “ed” si Rx es menor que 1k o mayor de 10 k Opcion “ad”: En la opcion “ad” existen tres opciones: “ad0” “ad1” “ad2” La prueba no permitira al operador ajustar el dispositivo. es conectado a la base del transistor.13. 0 Para probar los transistores como diodos. Configuracion de prueba de transistores. Esta es una forma rapida y confiable de checar la presencia del dispositivo. o mediciones repetidas (filter) . Para probar la ganancia de los transistores. . Figura 13-1. Pag 54 de 86 . bus I. es conectado a travez de un resistor al emisor del dispositivo bajo prueba. Wait o filter para resistencias grandes: Mediciones de resistencias grandes pueden requerir un wait (retardo).HP3070 In Circuit Test Training NatSteel Electronics S. se conectan como se muestra en la figura 13-1. se usara “ad1” 3. HP IPG provee dos pruebas para cada transistor. 0.0. es aplicada al emisor.<return> pnp <designator>. no es necesario especificar la polaridad en la sentencia “idc” porque las sentencias “npn” y “pnp” lo seleccionan auqomaticamente. co3. Las opciones “idc” y “idelta” deben ser especificadas en la sentencia de prueba.<return> pnp <hi>. idc1. el sistema usa 20%.2.<hi>. I to “Q1-B” diode “collector”. 600m.0m. idc171u. ar805m clear connect s to “Q1-C”. A. <lo> npn <designator>.<return> npn <designator>.<return> npn <hi>.<options> pnp <designator>. <lo>. co2. <lo>. I to “Q1-B” diode “emitter”. I to “Q1-B”. <lo>. co3. Consideraciones de Prueba.7. HP3070 In Circuit Test Training NatSteel Electronics S. 600m.<return> pnp <designator>. idelta15 clear connect s to “Q1-E”. La unica diferencia en la configuracion entre los tipos de transistores es la polaridad de la corriente de DC. <lo>. “idc”. 805m. y la salida del MOA es medida de nuevo.<hi>.0m. Los dos valores son usados para calcular la ganancia de DC del dispositivo bajo prueba.7.<return> npn <designator>. Una corriente positiva es aplicada a un transistor npn. I to “Q1-B”. idc171u. 200.<options> npn <hi>. El rango de “idc” ed 100uA a 150uA. <lo>.<return> La sentencia “pnn” ejecuta una prueba de transistor pnp: pnp <hi>. <lo>.<options>. g to “Q1-C” npn 200 . El rango de idelta es 5 a 50%.<hi>.<options>. <lo>. g to “Q1-C” !npn “gain”.<hi>.<hi>.<hi>. <lo> pnp <designator>.<options>. <lo>. El sistema cambia el resistor de la fuente y de referencia correctos.<return> Ejemplo: clear connect s to “Q1-E”.3. ************************************************************************ Una corriente de DC. “idelta”.13.13. 50 co2. Sintaxis de la sentencia Transistor. Entonces. 805m. 3. la corriente aplicada se decrementa por un porcentaje especificado. <lo> npn <hi>. idelta15 npn “gain” Pag 55 de 86 . y una corriente negativa a un pnp. 50.<options> pnp <hi>.Sin embargo. <lo>. y la salida del MOA es medida. <lo>. <lo>. <lo> pnp <hi>. Si “idelta” no se especifica.<hi>.<hi>. La sentencia “npn” ejecuta una prueba de transistor npn: npn <hi>. ar805m clear connect s to “Q1-E”. idc1.3.<options> npn <designator>.<options>. <lo>. Circuito Integrados. La siguiente lista muestra las opciones disponibles con la sentencia “fuse”. dispositivos faltantes o mal colocados. se pueden cambiar las opciones o sus valores para mejorar la prueba. ************************************************************************ HP IPG selecciona las opciones de medicion para la prueba de resistores en base al analisis del circuito bajo prueba. no invertidos).Testjet.O se puede escribir una prueba In-circuit. solo se checa la correcta colocacion (pines bien soldados. . Pruebas Especiales: Existen algunas pruebas llamadas especiales ya que se realizan en aquellos elementos que no se pueden probar de otra manera o como un complemento a la prueba de los mismos.1. debidoa que las pruebas de HP Testjet son de diseño rapido. A. Si no se especifican opciones.13.3. Se puede usar HP testjet para probar defectos de manufactura. Sin embargo. el sistema usa los parametros de default. y las opciones de default: 4. Se puede usar HP testjet para probar dispositivos que tienen terminales o pines metalicos los cuales el sensor de testjet puede acoplar capacitivamente. etc. se puede liberar el fixture a produccion rapidamente y despues añadirle las pruebas digitales y mixtas. Estas pruebas son: Testjet Usada para probar conectores. Pag 56 de 86 . Polarity Check Connect Check 4. La siguiente tabla lista los tipos de dispositivos que se pueden probar con HP testjet y cuales deben ser probados con HP Connect Check.4. Prueba Realizada a los Circuitos Integrados para verificar su correcta colocacion en el PCB. El metodo de prueba de HP testjet no requiere vectores de prueba o que el voltaje sea aplicado al dispositivo bajo prueba. Opciones de Medicion HP3070 In Circuit Test Training NatSteel Electronics S. Una version de testjet usada para verificar la polaridad en los capacitores. tales como conexiones abiertas. Puede haber un maximo de 15 mux cards en un fixture.5 pulgadas. Metodos de Prueba. C y D de SMT. HP testjet es una prueba unpowered de la conectividad de cada pin en un dispositivo al circuito impreso. esta montado en una esponja. La medicion es repetida para cada pin en el dispositivo. esta montado en pines . La mux card mejora la calidad de la señal y reduce el numero de recursos de prueba requeridos. Cada direccion de la mux card esta colocada por 4 switches en la misma. La medicion de capacitancia es realizada conectando el bus S al pin bajo prueba. HP Connect check requiere que una de las mux cards sea una mux+ref card. La direccion de la muz card puede ser numerada de 1 a 15. y puede ser usado en los lados top y bottom del fixture. esta montados en pines y puede ser usado en ambos lados del fixture (top y bottom). El sensor pequeño tiene placas sensoras disponibles para tamaños B. La figura 1-4 muestra el sensor estandar detectando un pin abierto. excepto los pines de alimentacion y tierra. y el bus G a todos los otros pines en el dispositivo.0 x 0. Las figuras 1-1.5 pulgadas cuadradas. Pag 57 de 86 . El sistema usa el hardware de HP testjet para medir la capacitancia de un pin del dispositivo al sensor de tesjet. 4. ************************************************************************ Dispositivos HP Testjet X X X X X X X X X HP Connect Check Dispositivos con terminales internas (la mayoria de dispositivos digitales e hibridos) Dispositivos con una placa de tierra interna (encpasulados ceramicos) La mayoria de BGAs (excepto encapsulados ceramicos estadio) Algunos BGAs (solo encapsulados ceramicos y estadio) Conectores y sockets Dispositvos con disipador aterrizado Dispositivos flip chip o Chip-on-board (COB) Dip switches pushbuttons Exiten tres tipos de sensores de Testjet disponibles: • • • El sensor estandar esta disponible en tamaños hasta de 2. La señal es amplificada y filtrada para mejorar la calidad de la señal. 1-2 y 1-3 muestran estos tres tipos de sensores de Testjet.HP3070 In Circuit Test Training NatSteel Electronics S. Cada sensor de Testjet esta conectado a un puerto en una tarjeta condicionadora de señal (mux card) o tarjeta condicionadora/Referencia de señal (mux+ref card) que esta montada en el mismo lado del fixture donde el sensor de testjet esta conectado. El conector del sensor es 6.1.1. el bus I al sensor de testjet. Los pines conectados juntos son probados como un solo pin. A. se pueden conectar hasta 64 sensores de testjet en cada mux card. 0 esta reservado. Debido a que cada mux card tiene 64 puertos. y puede ser usado solo en el lado superior (top) del fixture. A. ************************************************************************ Figura 1-1 Sensor de Testjet estandar.HP3070 In Circuit Test Training NatSteel Electronics S. Figura 1-2 Sensor de testjet de conector Figura 1-3 Sensor de Testjet pequeño. Pag 58 de 86 . La figura 1-5 muestra los sensores de testjet en los lados top y bottom del fixture para probar dispositivos en ambos lados del circuito impreso. Measured 10. como se muestra en la figura 1-4. Sensores de Testjet en ambos lados del fixture.7 (22321) U1. Figura 1-5. la lista impresa es truncada y el mensaje “Too many to print” es añadido. Pag 59 de 86 . Los dispositivos con falla y los pines son listados en el dispositivo “report is” (usualmente la impresora). ************************************************************************ Si una conexion esta abierta. Figura 1-4. el defecto es indicado por un valor de capacitancia pequeño. A. Por ejemplo: --------------------------------Testjet Report for “testjet”. Wed Dec 23 13:23:20 1998 TestJet RT Board --------------------------------Device: U1 Failed Open #1.HP3070 In Circuit Test Training NatSteel Electronics S.12 --------------------------------- Si fallan mas pines que los especificados en la sentencia “report limit”. Detectando una conexion abierta. La lista de dispositivos con falla y pines incluyen valores medidos. 15 por modulo para HP PanelTest y HP ThrougHPut multiplier. Para HP connect check. la mux card en el lado top del fixture estan cableadas juntas con un cable plano. Si la prueba requiere mas de 64 sensores . una de las mux cards debe ser una Mux+Ref Card. ************************************************************************ Existen dos tipos de Mux Cards: • • HP signal conditioner board (mux card). El cable plano esta conectado a J1 en cada mux card. HP Polarity check requiere mux cards revision B. 4.4.3.1. las mexu cards revision A no trabajan con Polarity Check. si la prueba incluye connect check. Pag 60 de 86 . La mux+ref card provee el voltaje de referncia para Connect Check y soporta hasta 64 sensores de testjet .1. Hay 8 señales de control para las mux cards y 10 señales de control para las mux+ref cards. HP3070 In Circuit Test Training NatSteel Electronics S. Debido a que cada mux cards tiene 64 puertos. Como se muestra en la figura 1-6 y 1-7. y las mux card en el lado bottom del fixture estan cableadas juntas con un cable plano. Mux Cards. se debe usar otra mux cards. Cableado de la Mux Card.2. Se pueden tener un maximo de 15 mux cards. use solamente mux cards. A. El cableado de la mux_card esta especificado en el reporte “testjet_mux”. Para HP Connect Check. la primera mux card debe ser una mux+ref card. HP Signal Conditioner/Reference Board (mux+ref card). Si la prueba no incluye HP Connect Check. se pueden conectar hasta 64 sensores de testjet a una mux card. Las señales de control estan cableadas a cada mux card y a personality pins (brc’s) en el lado bottom del fixture. use una mux+ref card. Pag 61 de 86 . Figura 1-6.HP3070 In Circuit Test Training NatSteel Electronics S. A. Conexiones de la mux card y la mux+ref card con el cable plano. ************************************************************************ Figura 1-6 muestra como estan conectadas la mux card y la mux+ref card con el cable plano. Figura 1-7 Un ejemplo de cableado de testjet. A.HP3070 In Circuit Test Training NatSteel Electronics S. La siguiente tabla muestra las señales de control y sus brc’s para las mux cards. ************************************************************************ La figura 1-7 muestra un ejemplo del cableado de testhet en lado top del fixture de prueba . Pag 62 de 86 . Los capacitores que estan conectados en paralelo son probados individualmente. A.1. Como se puestra en la figura 2-1. se pueden probar capacitores en ambos lados de la tarjeta. HP Polarity Check usa un sensor HP testjet y cuatro puntas de señal para probar la polaridad de un capacitor electrolitico. Polarity Check. Se puede usar HP Polarity Check para probar capacitores de tantalio y de aluminio de SMT y axiales. Figura 2-1. ************************************************************************ Polarity check automaticamente prueba la orientacion (polaridad) de capacitores electroliticos en la tarjeta bajo prueba.Metodo de Prueba. debe haber dos puntos accesibles en cada nodo al cual este conectado el capacitor.2. Pag 63 de 86 .2. Usando sensores de testjet y mux card revision B. Esta prueba unpowered detecta capacitores invertidos antes de que puedan fallar y posiblemente dañar la terjeta o causar algun otro daño. Los sensores pequeños de testjet son dos tipos: Tamaño B-C para dispositivos SMT tamaño B o C Tamaño D para dispositivos SMT tamaño D o E 4.4. La siguiente tabla lista los valores de capacitores que se pueden probar con HP Polarity check. Metodo de Prueba de HP polarity check. HP3070 In Circuit Test Training NatSteel Electronics S. 1. Ig no cambiara.15 Threshold: 1. Replace device prior to Power Up. Se repite la prueba para cada pin de respuesta hasta seis veces usando diferentes pines de estimulo cada vez. Ig se decrementara si ambos pines estan conectados a la tarjeta. HP Connect Check es un metodo de prueba de vectores unpowered que detecta defectos de manufactura tales como: • • • Conexiones abiertas entre el dispositivo bajo prueba y la tarjeta. 5. En base a la figura 3-1: 1. HP Connect Check. Componentes faltantes. HP Connect check usa los diodos de proteccion intrinseca de los dispositivos bajo prueba para verificar el contacto entre el dispositivo y la tarjeta. 4. 3. si algun pin no esta conectado. Se compara la diferencia en las mediciones de Ig contra los limites para determinar la conectividad. Debido a que Ig e Is fluyen a travez del substrato de resistencia comun. A. La lista de los dispositivos con falla incluye el valor medido.00 ********** WARNING********************* Capacitor Polarity Check is Failed. El pin de respuesta pasa tan pronto como la conectividad sea determinada. 2. 4. cuasando el flujo de la corriente Is Se mide nuevamente Ig y se calcula la diferencia en las mediciones de corriente.3. Aplica un voltaje negativo en el pin bajo prueba (pin de respuesta) para polarizar su diodo. ************************************************************************ Los dispositivos con falla estan listados en el dispositivo “report is “ (normalmente la impresora).3.HP3070 In Circuit Test Training NatSteel Electronics S. --------------------------------------- si fallan mas dispsotivos que los que estan especificados por “report limit”. Metodo de Prueba. Por ejemplo: --------------------------------------Polarity Failure on C1 Measured: 0. la lista impresa es truncada y el mensaje “too many to print” se añade. 4. Dispositivos equivocados. y mide la corriente resultante Ig Mientras se mantiene el voltaje de polarizacion al pin de respuesta. se aplica un voltaje negativo grande en otro pin (pin de estimulo) para polarizar este diodo. Figura 3-1 Metodo de Prueba de Connect Check Pag 64 de 86 . la lista impresa es truncada y el mensaje “too many to print “ es añadido. Cuando la prueba se ejecuta. • • • • • • cada pin de estimulo y brc. se puede decir al sistema que envie un reporte al dispositivo “printer is” ejecutando “connectcheck print level is all”. Este reporte incluye la siguiente informacion para todos los pines.( valor aprendido en el archivo fuente * test limit multiplier) El resultado de la prueba (passed. El limite de la prueba. Se requiere que la cabeza de prueba tenga al menos una tarjeta hibrida por modulo. La tarjeta ASRU mide la corriente. o was being learned). Ejemplo: Pag 65 de 86 . A. el pin de estimulo tambien es listado. los pines con falla en cada dispositivo son listados en el dispositivo “report is” (normalmente la impresora) Si un pin con falla solo tiene un pin de estimulo en la prueba (como U3 en el ejemplo). ************************************************************************ Una tarjeta mux+ref (reference board) en el fixture de prueba. Para el debug. La corriente medida en uA antes del estimulo (I1) La corriente medida en uA despues del estimulo (I2) La diferencia en las corrientes medidas. failed. provee los voltajes de referencia que polarizan el pin de respuesta. Un driver digital en una tarjeta hibrida en la cabeza de prueba provee el voltaje de estimulo que polariza el pin de estimulo. Si fallan mas pines de los que estan especificados por la sentencia “report limit”.HP3070 In Circuit Test Training NatSteel Electronics S. La cabeza de prueba contiene drivers y receivers los cuales conectan al dispositivo bajo prueba a travez del fixture. el circuito falla. La prueba Funcional es basicamente la misma que la prueba digital. un vector es aplicado. 5. Fuentes de alimentacion. estas fuentes son usadas para aplicar voltaje a la tarjeta bajo prueba para la realizacion de las pruebas “powered”. Pag 66 de 86 . Cada dispositivo (y cluster) en la tarjeta requiere su propia prueba. Los clusters pueden consistir de grupos de dispositivos en la tarejat o de todos los dispositivos en la tarjeta. Cada modulo puede manejar 6 fuentes de alimentacion. Analogicas y Mixtas). activando los receivers.1. simplemente no se conecta a la ASRU .Como se prueba un dispositivo. Vision general de Prueba digital. excepto que la prueba funcional prueba un circuito. y los receivers son mostrados como compuertas OR exclusivas. Los receivers son comparadores los cuales reciben cada estado actual y lo comparan con un estado esperado para determinar si el dispositivo ha pasado o fallado la prueba.18 5 a 8 y 19. El sistema entonces aplica el vector activando los drivers . Las fuentes son activadas en el testplan mediante la sentencia “sps”( set power supply). A. si son diferentes. estan distribuidas de la siguiente manera: Modulo 3 Modulo 2 Modulo 1 Modulo 0 Fuentes Fuentes Fuentes Fuentes 1 a 4 y 17. el sistema coloca los drivers para manejar los estados requeridos y los receivers para recibir los reusltados.HP3070 In Circuit Test Training NatSteel Electronics S. el cual consiste de mas de un dispositivo. . Los sistemas HP3070 prueba un componente digital aplicando un set de patrones conocido a las entradas de los circuitos y monitoreando la respuesta de sus salidas. debido a que ellos son probados de la misma forma. Pruebas Powered (Digitales. Para simplificar la figura. R1 y R2.1. la cual es almacenada en los archivos de pruebas de esa tarjeta y ejecutada cuando el testplan esta corriendo. El diagrama de la figura 5-1 muestra como un dispositivo esta conectado al sistema de prueba para probarse. tambien referido como cluster. Al voltaje y corrientes deseados. Los drivers manejan la señal al dispositivo bajo prueba. D1 a D4.22 13 a 16 y 23. los drivers son mostrados como amplificadores. cada una de las cuales prueba un dispositivo o cluster. El testplan controla la prueba para la tarjeta. Cada vez. 5.20 9 a 12 y 21.1. ************************************************************************ 4. La prueba describe el dispositivo para el sistema de prueba y define los patrones de prueba usados para ese dispositivo. si son iguales. el circuito pasa la prueba.24 Las fuentes estan conectadas a la ASRU de cada modulo. esto aplica a clusters. y un corto tiempo despues. 5. en caso de no tener fuente en un modulo. y los receivers reciben la señal desde el DUT. Los estados a ser enviados al dispositivo y los estados que se espera recibir son combinados en la prueba en patrones de bits los cuales se denotan como vectores.4. con el set de respuestas esperadas. El sistema compara las respuestas actuales que recibe.La parte digital del testplan consiste de una serie de sentencias “test”. Se encuentran dadas de alta en el archivo config de la cabeza de prueba. El siguiente vector empieza al tiempo t2. el siguiente vector empieza. los receivers son activados. al tiempo t1. Pag 67 de 86 . ************************************************************************ Figura 5-1 Los circuitos del sistema accesan al dispositivo a travez del fixture. Como se muestra en la figura 5-2. Ambos tiempos. lo que pase depende de la siguiente sentencia en el testplan. a las entradas del dispositivo.1. Una vez que los drivers son activados. La figura 5-2 muestra el timing de cada vector. Si ocurre una falla. esto es el tiempo entre el manejo de un vetor y el siguiente vector . A. Al final del vector. el delay entre manejo y recepcion esta señalado como receive delay. se conoce como el vector cycle time. Despues de un corto delay para permitir que el dispositivo se estabilice. en paralelo. los drivers son activados y los bits son enviados. Despues del receive delay. para recibir las respuestas actuales del dispositivo bajo prueba y compararlas entonces con las respuestas esperadas contenidas en el vector del dispositivo bajo prueba. el vector cycle time y el receive delay son programables.2.HP3070 In Circuit Test Training NatSteel Electronics S. La logitud del vector. El primer vector comienza al tiempo t0. los receivers regresan la informacion de PASS/FAIL a la controladora. 5. ellos mantienen sus estados hasta que el siguiente vector comience. Timing en vectores. Despues de ser compilados. Timing en un vector. y no es posible predecir el patron de bits. Este modo es usado solo para escritura y edicion de pruebas de dispositivos digitales y clusters. Usado para editar los archivos de SAFEGUARD. el patron de bits es enviado al dispositivo en una KGB y las respuestas son recogidas y comprimidas algoritmicamente. un circuito que tiene mas de un dispositivo. Selecciona el modo "safeguard". Tambien las opciones de "debug" y "map" son requeridos para propositos de debug. Estas sentencias estan agrupadas en tres categorias: Edicion digital. Normalmente una prueba in-circuit es escrita para probar un solo dispositivo. entonces se puede usar CRCs (Cyclic redundancy check). Pag 68 de 86 .5 Pruebas digitales funcionales y pruebas digitales in-circuit. Para generar CRCs. Limpia el area de trabajo y lo coloca en el odo de chequeo de sintaxis de SAFEGUARD. el dispositivo falla. digital safeguard Setup de Pruebas Digitales. Cyclic Redundancy Checks (CRCs). Cuando una tarjeta es probada. los mismos vectores son aplicados y el dispositivo debe generar el mismo CRCs. 5. 5. esto es. A. Edicion Digital: compile Compila el programa de VCL si se especifica la opcion "library". Si no se especifica "library". el codigo objeto (compilado) es colocado en un archivo en una libreria digital. Si no son iguales. el cual limpia el espacio de trabajo de la estacion y lo coloca en chequeo de sintaxis de VCL. Una prueba digital puede ser una prueba in-circuit o una prueba funcional.1. Setup de la Prueba y Control de la prueba.3. y una prueba funcional es escrita para probar un cluster. ************************************************************************ Figura 5-2. Si hay un dispositivo el cual es muy complejo.1. las pruebas son ejecutadas por la sentencia "test" de BT-Basic. entonces el codigo objeto ejecutable es producido y colocado en un archivo en el directorio de la tarjeta bajo prueba. Selecciona el modo "digital". load board use esta sentencia para cargar los datos de la tarjeta de los archivos de prueba de la tarjeta en la memoria del sistema antes de correr cualquier prueba.HP3070 In Circuit Test Training NatSteel Electronics S.6 Sentencias de BT-Basic usadas en pruebas digitales Estas sentencias de BT-Basic son usadas para generar una prueba digital en dispositivos digitales y clusters. 5. Las sentencias son usadas tambien en el testplan para correr y tener control de las pruebas y para establecer el ambiente en el cual operan.1. Estas sentencias controlan la ejecucion actual de las pruebas digitales. "cool" . HP SAFEGUARD proteje los circuitos de este tipo de daño. mantienen su efecto hasta que sean cambiadas. "digital" o "all") a ser usado durante una prueba digital. (tambien usado para aprender algunas pruebas analogicas). La sentencia "unpowered" es usada para la prueba de componentes analogicos pasivos Establece el nivel de proteccion de SAFEGUARD ("none".si una prueba digital falla. ignore all failures ignore digital failures Estas sentencias . sps. la prueba se detiene y el control el programa regresa al testplan.7. En cualquier caso. puede causar stress en los dispositivos que son manejados (upstream) por el dispositivo bajo prueba. cps. Si la prueba no esta controlada correctamente.1. No se puede continuar una prueba que fue detenida por un error. Antes de ejecutar cada prueba digital. Carga el codigo objeto para una prueba VCL en memoria e inicia la prueba. colocan los voltajes requeridos y apagan las fuentes y las desconectan. y almacena los resultados (para futuras pruebas) con el codigo objeto para la prueba. Los dispositivos que son "overdriven" estan sujetos a daño potencial por calentamiento. Una vez que las condiciones de setup son establecidas. Como en la anterior. los cuales estan conectados a las entradas del DUT y seran overdriven (sus salidas seran conectadas a niveles de voltaje). El programa aprende los CRCs para cualquier prueba digital que contenga sentencias de VCL "compress". las fallas seran reportadas. A. el reporte de error no existe. "acknowledge digital failures" aplica solamente a pruebas digitales (VCL). si una falla ocurre durante una prueba digital. ************************************************************************ Estas sentencias son usadas por el testplan para establecer el ambiente de prueba antes de ejecutar las pruebas digitales. esto es. "acknowledge all failures" aplica a todos los tipos de pruebas. acknowledge all failures Esta sentencia especifica que . respectivamente. o hasta que el testplan termina. deshabilitan "acknowledge all failures" y "acknowledge digital failures" (si esta habilitados). . Continua ejecutando una prueba digital que fue detenida o pausada. Test test cont 5. Proteccion de Safeguard. dps Estas tres sentencias respectivamente conectan las fuentes DUT . learn on/off Activa una "learn flag" antes de ejecutar una prueba. si la prueba de un dispositivo falla. Prepara el sistema para probar dispositivos y circuitos con voltaje aplicado a la tarjeta bajo prueba. powered safeguard <type> Control de Pruebas digitales. la prueba se detiene y el control del programa regresa al testplan. Estas sentencias son incluidas en "testmain" y de ahi son incluidas automaticamente en el testplan. si una falla existe. Que es Safeguard? Pag 69 de 86 . es necesario cambiar solo las condiciones que no son apropiadas para esa prueba en particular y añadir las nuevas condiciones.HP3070 In Circuit Test Training NatSteel Electronics S. con el orden en que son definidos en la prueba. debe editar el archivo fuente y compilarlo para generar un nuevo archivo objeto. Una prueba de VCL consiste de cuatro secciones: Declaracion Timing Definicion de vectores Ejecucion de vectores. Pag 70 de 86 .o" contiene informacion la cual sera usada despues por el generador del programa para producir una prueba ejecutable.l" "<test name>. Las pruebas de VCL pueden ser hechas para probar un solo dispositivo In circuit o Funcionalmente un grupo de dispositivos.9 Estructura de una prueba de vectores (VCL test). Las secciones deben estar en ese orden. Para cambiar una archivo objeto. Especifique la opcion "debug" o use la sentencia "generate debug" en la prueba de VCL para obtener este archivo. Este archivo es usado solo por el software de debug. Estos son colocados en el directorio "digital" para una prueba In circuit o bajo el directorio "functional/<test name>" para una prueba funcional de un cluster . A. El limite de tiempo esta referido como "timeout". solo el archivo "<test name>. El archivo es producido si se especifica el parametro "list" al compilador. muchos archivos pueden ser producidos. El lenguaje de control de vectores (VCL) es un lenguaje estructurado y versatil diseñado para simplificar la construccion de pruebas.o" "<test name>. El archivo ". el archivo list ".Estos archivos son: "<test name>. • Para una prueba ejecutable. esto es para proteger los circuitos integrados contra daños causados por estress de overdriven de dispositivos.. El nuevo codigo reemplazara al codigo existente en el archivo objeto.1. 5. En las pruebas VCL. este automaticamente detiene la prueba si el limite de tiempo es alcanzado. El archivo es borrado cuando el archivo ".Establece los limites de tiempo para las pruebas. el compilador genera diferentes archivos objeto dependiendo de si una prueba de libreria (library) o un objeto estan siendo compilados.HP3070 In Circuit Test Training NatSteel Electronics S.. • Para una libreria. 5. Archivo de listado opcional conteniendo el listado de la prueba y mensajes generados por el compilador. Introduccion a VCL (Vector Control Languaje).o" es producido. "<test name>. Archivo objeto temporal conteniendo la informacion sobre los recursos del sistema requeridos para la asignacion de pines.l" es opcional.d" Se pueden editar los archivos fuente y los archivos "list" creados por el compilador usando cualquier editor del sistema.o" es generado. Los archivos objeto contienen codigos que no pueden ser editados.8. y cada seccion tiene sus propias sentencias.r" Archivo objeto conteniendo informacion requerida por el sistema para ejecutar las pruebas. ************************************************************************ La proteccion de safeguard es una opcion automatica de las pruebas digitales en HP3070.1. Archivo opcional que relaciona los vectores en el orden que son ejecutados. En pruebas para dispostivos secuenciales. include (all sections) warning (all sections) Declaration section combinatorial sequential processor test digital enable loop counter generate debug default device assign to inputs outputs bidirectional capture -. las subrutinas deben ser colocadas antes de las unidades digitales. se debe usar vectores PCF (Pattern Capture Format). En pruebas para dispositivos combinacionales. Seccion de Timing Define cualquier timing especial. el tipo de dispositivo y sus atributos. Seccion de ejecucion de Contiene vectores PCF y/o las intrucciones para ejecutar vectores los vectores definidos en la seccion precedente. Si todos los vectores en la prueba son vectores PCF . las sentencias individuales pueden ser deshabilitadas si su ejecucion crea confllicto en el dispositivo. Si se estan bajando vectores de una archivo CAD. combinan la definicion de vectores y las funciones de ejecucion y deben ser localizadas en la seccion de ejecucion de vectores de la prueba. Lista de Sentencias en Digital.pack Estableciendo el ambiente Estableciendo el ambiente Estableciendo el ambiente Captura de datos Habilita Homingloop dato de Debug Asignacion de Recursos Asignacion de Recursos Asignacion de Recursos Asignacion de Recursos Asignacion de Recursos Captura de datos Formato de los estados de los pines Archivos "include" Pag 71 de 86 . la prueba. por ejemplo. entonces la seccion de definicion no es requerida. Todas las librerias deben contener al menos esta primera seccion de manera que el generado del programa pueda colocar los recursos del sistema y hacer las asignaciones de pines para el fixture. Una unidad digital prueba una parte especifica de un dispositivo. (memorias). Los vectores PCF (los cuales se explican mas adelante).Secciones de una prueba de vectores HP3070 In Circuit Test Training NatSteel Electronics S. ************************************************************************ Seccion de declaracion. Declara el tipo de prueba . Seccion de Definicion de Define los vectores a ser usados para probar el dispositivo Vectores El uso de una seccion de definicion especial permite generar vectores complejos eficientemente. A continuacion se encuentra una lista de las sentencias de VCL asociados con cada seccion de Standard Test Statements format (all sections). A. el generador de programa descarta una unidad completa de la prueba si esa unidad ejecuta un vector que crea conflictos con el dispostivo. los recursos del sistema requeridos. Esta seccion consiste de una o mas unidades digitales y (opcionalmente) subrutinas digitales. Precondicion (deshabilitando y condicionando). Precondicion (deshabilitando y condicionando). A.HP3070 In Circuit Test Training NatSteel Electronics S. ************************************************************************ fixed power nondigital wait line family vector cylce receive delay wait terminated when use cards on set load set ref set slew rate set terminators outputs limited to disable with disabled device condition with conditioned device on failure report drive vector at event receive vector at event end timing set Salidas fijas en Homing loops Asignacion de Recursos Asignacion de Recursos Retardos y Disparos de Hardware Parametros de Prueba Parametros de Prueba Parametros de Prueba Retardos y Disparos de Hardware Asignacion de Recursos Parametros de Prueba Parametros de Prueba Parametros de Prueba Parametros de Prueba Requerimentos Varios Precondicion (deshabilitando y condicionando). Requerimentos Varios Vector Definition Section vector initialize to set to receive drive upcounter downcounter graycounter end vector Bloque de vectores Definicion de vectores Definicion de vectores Definicion de vectores Definicion de vectores Vectores con contadores Vectores con contadores Vectores con contadores Bloque de vectores Vector Execution Section sub subend (or end sub) unit execute preset counter count call tied homingloop end homingloop generate nested repeat warning repeat times end repeat controllerloop end controllerloop compress capture Subrutinas digitales Subrutinas digitales Unidad Digital Ejecucion de vectores Vectores con contadores Vectores con contadores Subrutinas digitales Conflictos con unidades Homing loop Homing loop Ciclos de repeticion Ciclos de repeticion Ciclos de repeticion control de Ciclos control de Ciclos Compresion y Cyclic Redundancy Checks (CRC). Precondicion (deshabilitando y condicionando). Captura de datos Pag 72 de 86 . (Ejecucion de vectores) marca el inicio de un ciclo controlado en una prueba mezclada. (Decalaracion) usado en pruebas ejecutables para especificar el identificador de dispositivo a ser probado. (Decalaracion) provee al generador del programa la informacion necesaria para deshabilitar dispositivos con bus. (definicion de vectores) asigna un contador descendente a un vector. (Declaracion) declara cuales grupos de pines son bidireccionales. A. (Ejecucion de vectores) incrementa o decrementa un contador y ejecuta el vector que lo contiene. Esta seccion contiene una breve descripcion de las sentencias de VCL. ! (commentario) assign to bidireccional Capture Todas las secciones igual que el comentario de BT-Basic (Declaracion) asigna nombres (identificadores) a grupos de pines de los dispositivos. (Ejecucion de vectores) usado en una prueba mezclada (mixed test) para detener (pausar) la prueba digital y ejecutar la prueba analogica. (Ejecucion de vectores) detiene la prueba digital para un periodo normal de retardo. Unidad Digital Precondicion de mutlivectores Deshabilitando dispositivos con buses. (Ejecucion de vectores) Comienza la captura de un bloque. el tipo de datos (serial o paralelos) y el formato de los datos. (Declaration) declara que el dispositivo a ser probado tiene solamente circuitos combinacionales. el default es "sequential" (Ejecucion de vectores) inicia un bloque de compresion. capture ---pack call combinatorial compress condition with conditioned device continue analog controller loop count default device delay for cooling disable with disabled device downcounter Pag 73 de 86 . sentencia de Control de prueba. sentencia de Control de prueba. (Ejecucion de vectores) llama una subrutina digital y pasa los vectores a la misma. "capture" es tambien una palabra secundaria a sentencias de ejecucion de vector ("count" "execute"y "preset counter") (Declaracion) especifica los nodos a ser capturados. (Declaracion) especifica cuales dispositivos . sentencia de Control de prueba. Los datos capturados son almacenados en la RAM de captura.HP3070 In Circuit Test Training NatSteel Electronics S. Mensaje para vectore que fallan. ordenadas en orden alfabetico. las respuestas actuales del DUT en todos los vectores del bloque son añadidos al CRC. (Declaracion) provee al generador de programa la informacion necesaria para condicionar un dispositivo. ademas del DUT han sido condicionados durante la duracion de la prueba. (declaracion) especifica cuales dispositivos ademas del DUT han sido deshabilitados durante la prueba. Declaracion de las sentencias de VCL. Compresion y Cyclic Redundancy Checks (CRC). ************************************************************************ end capture fetch halt pause message continue analog delay for cooling end unit unit disable method unit disable test end compress Captura de datos Captura de datos sentencia de Control de prueba. Pag 74 de 86 .HP3070 In Circuit Test Training NatSteel Electronics S. message (ejecucion de los vectores) especifica un mensaje a ser enviado al reporte de falla cada vez que falle un vector. end compress (Ejecucion de vectores) marca el fin de un bloque de compresion. fixed (declaracion) indica los pines de salida que no seran multiplexados a los pines internos del circuito. initialize to (definicion de vectores) copia la signacion de pines de un vector definido previamente. octal. ************************************************************************ drive (definicion de vectores) declara cuales pines bidireccionales son entradas en el dispositivo (drivers del sistema) para el vector en el cual aparece la sentencia. coloca en tercer estado los drivers y regresa el control al testplan. graycounter (definicion de vectores) asigna un contador de codigo gray a un vector. las salidas en un "exit if pass" en un hooming loop deben ser fijas.(fixed) format (todas las secciones) declara la base (binario. end controllerloop (ejecucion de vectores) marca el fin de un ciclo controlado en una prueba mezclada. execute (ejecucion de vectores) ejecuta un vector (el cual no puede tener contadores family (declaracion) declara los niveles logicos a ser usados en la prueba de l dispositivo (TTL.d)sera producido cuando el archivo VCL sea compilado. generate nested repeat warning (ejecucion de vectores) especifica que los warnings seran un problema si los ciclos repeat no son optimizados. etc) fetch (ejecucion de vectores) fetches captura datos de la RAM de captura a las variables especificadas. pause (ejecucion de vectores) temporalmente detiene la prueba digital. mantiene los estados actuales de los drivers y regresa el control al testplan pcf (ejecucion de vectores) marca el inicio de un bloque de PCF. A. decimal. En una prueba funcional . on failure report (declaracion) especifica un mensaje de falla a ser enviado al reporte de falla en caso de que la prueba falle. end sub (ejecucion de vectores) marac el fin de una subrutina digital. end homingloop (Ejecucion de vectores) marca el fin de un homing loop end pcf (ejecucion de vectores) marca el fin de un bloque de vectores PCF end repeat (Ejecucion de vectores) marca el fin de un ciclo repeat. outputs (declaracion) declara cuales grupos de pines son salidas del dispositivo (receivers) outputs limited to (declaracion) especifica el maximo numero de salidas las cuales pueden ser alto (o bajo) al mismo tiempo (usado para analisis de SAFEGUARD). halt (ejecucion de vectores) temporalmente detiene la prueba digital. homingloop (ejecucion de vectores) marca el inicio de un homingloop include (todas las secciones) especifica el archivo que contiene las sentencias de VCL las cuales seran usadas en la prueba cuando sea compi lada. Inputs (declaracion) declara cuales grupos de pines del dispositivo son entradas al dispositivo (drivers). generate debug (declaracion) especifica que el archivo de debug (<test>. enable loop counter (Declaracion) habilita los contadores homing loops. end unit (ejecucion de vectores) marca el final de una unidad digital end vector (definicion de vectores) marca el fin de un bloque de vector. CMOS. etc) de los numeros a ser usados por la sentencia"set to" en la seccion de ejecucion de vectores. end capture (Ejecucion de vectores) marca el fin de un bloque de captura. nondigital (declaracion) declara cualquier pin del dispositivo que no sea digital Estos pines son ignorados durante el analisis de seguridad. esto es . (definicion de vectores) asigna un contador ascendente a un vector (declaracion) especifica el tipo de pin card a ser usada para proveer los recursos a un grupo de pines. (definidion de vectores) inicia un bloque de vector y nombra el vector (declaracion) establecee el tiempo de vector cycle . (declaracion) coloca el "slew rate" a ser usados en drivers individuales.3V. A. (declaracion) especifica las salidas de la tarjetas las cuales seran usadas como disparos (trigger) para terminar los retardos de hardware. (declaracion) identifica el grupo de pines los cuales estan conectados juntos para una unidad individual. (declaracion) conecta un terminador de diodo-clamp a un receiver. (declaracion) coloca una carga (pull-up o pull-down) a ser colocada en receivers individuales (salidas del dispositivo). este es el default. (ejecucion de vectores) especifica los estados asignados a un grupo de pines. Una memoria) . para mejorar la calidad de la señal a alta velocidad. el tiempo entre el inicio de un vector y el inicio del proximo. sequential set load set ref set slew rate set terminators set to sub subend test digital test time tied unit unit disable method unit disable test upcounter use cards on vector vector cycle wait line wait terminated when warning (declaracion) declara que el dispositivo sera probado como un circuito secuencial (ej. (declaracion) declara cuales grupos de pines de un dispositivo estan conectados a nodos de alimentacion en la tarjeta (+5V. (ejecucion de vectores) marca el inicio de una subrutina y declara los nombres de sus vectores. (definicion de vectores) declara cuales pines bidireccionales son salidas del dispositivo (receivers) para el vector en el cual la sentencia aparece. (declaracion) coloca los niveles logicos en drivers y receivers individuales. +3. (ejecucion de vectores) inicia una unidad digital la cual contiene sentencias de precondicionamiento para dispositivos que requieren precondicionamiento de multi-vector (ejecucion de vectores) inicia una uniadad digital que asegura que el dispositivo puede ser deshabilitado mientras otros dispositivos estan siendo probados. ************************************************************************ pcf order is power preset counter processor receive receive delay repeat times (declaracion) especifica el grupo de nodos a los cuales los vectores de PCF seran aplicados. (ejecucion de vectores) inicia una unidad digital.HP3070 In Circuit Test Training NatSteel Electronics S. (ejecucion de los vectores) inicia un ciclo "repeat" y especifica el numero de veces que sera ejecutado. (all sections) añade mensajes de precaucion al reporte de la prueba en el archivo "ipg/details" generado por el generador del programa. (declaracion) especifica un estimado del tiempo tipico de ejecucion de la prueba. etc) (ejecucion de vectores) coloca el contador a su estado inicial y ejecuta el vector que contiene el contador. (declaracion) establece el tiempo de espera en los vectores entre la aplicacion de los drivers y la de los receivers. (declaracion) Selecciona el modo del procesador para la prueba. Pag 75 de 86 . (ejecucion de vectores) marca el fin de una subrutina y regresa la ejecucion del programa al punto llamado "call" (declaracion) especifica el identificador local de las variables provenientes del testplan a la prueba. (declaracion) especifica las condiciones en las wait lines que terminaran los retardos del hardware. assigns "1" to each pin ! Hexadecimal format . Los vectores ordinarios son definidos en la seccion de definicion de la prueba. Vectores: ¿Que son? Los vectores usan los pines de entrada-salida del DUT. PCF antes de que puedan ser usados en los sistemas HP3070. PCF (Pattern capture format. Cada vector es definido por una serie de sentencias . los vectores PCF son mas cortos ya que representan un patron simple . vector All_ones drive Bus1 set Data_in to "1111" set Results to "F" set Bus1 to"7" set I_O_bar to "1" end vector vector Mixed initialize to All_ones set Data_in to "0010" set Results to "9" end vector format binary Results vector Change receive Bus1 !Bidirectional group of pins declared as inputs ! Binary format (the default) . El dispositivo es probado aplicando una serie de vectores al mismo. desde un punto de vista de diseño de pruebas. los vectores PCF son mas faciles de leer y entender que los vectores ordinarios. Si los datos actuales y los esperados son siguales.HP3070 In Circuit Test Training NatSteel Electronics S. estan construidos de bloques de sentencias . una falla es registrada y la correspondiente accion es tomada. los vectores ordinarios. deben ser transladados a un formato predefinido.formato de captura de patrones) consiste de 1s y 0s . A. A continuacion un ejemplo de una seccion de definicion de un vector. a travez de los drivers y receivers en las pin cards de la cabeza de prueba. las cuales . Debido a que estos vectores pueden tener cualquier formato. Como se menciono. Debido a esto. Ejemplos de vectores. estos vectores son ejecutados por las sentencias de ejecucion en la seccion de ejecucion de la prueba. ************************************************************************ Vectores ordinarios y vectores PCF. como un grupo de vectores representando un "walking-ones" usado para probar una RAM. los receivers leen las respuestas del dispositivo y comparan los datos recibidos contra los datos esperados.same as binary "1111" ! Octal format . si no son iguales. Es usado con vectores generados en otros sistemas. Despues de algun tiempo de espera. los drivers envian un patron de bits en paralelo a las entradas del DUT. Para cada vector. Un vector representa un set de bits (1s y 0s) a ser enviados en paralelo a las entradas del dispositivo y un set de bits esperado en respuesta de las salidas del dispositivo. es mas eficiente que simplemente entrar caracteres de estados. pero los vectores PCF consiste de cadenas de 1s y 0s.same as binary "111" !copies all pin-states from vector All_ones ! Overrides the existing states ! Same as binary "1001" !change format on this group from hexadecimal to binary !bidirectional pins declared as outputs Pag 76 de 86 . el proximo vector es enviado. Los vectores PCF contienen las instrucciones de definicion y ejecucion de vectores asi que deben ir colocados directamente en la seccion de ejecucion de una prueba VCL. y palabras a variables string. Estos estados pueden tambien ser usados en las sentencias "assign to " en la seccion de Declaracion. 1 0 T or t K or k Z or z X or x >>>>> >>>>> >>>>> >>>>> >>>>> >>>>> high low toggle keep off for drivers off for receivers alto bajo complementa el estado anterior mantiene el estado anterior mantiene el tercer estado no importa 5. = arm assigna valores a variables : valores numericos a variables numericas. A. 5. pulso y los detectores de intervalo. el formato en el cual los estados son asignados a los grupos de pines estan determinados por la sentencia "format". . tambien arma el subsistema de trigger. Asignando estados a vectores. * Establecer el disparo adecuado.1. Sentencias para pruebas analogicas funcionales. Pruebas Analogicas Funcionales Una prueba analogica funcional aplica estimulos al dispositivo o circuito bajo prueba y mide su respuesta (ver figura 5-3). Pag 77 de 86 . Figura 5-3 Ejemplo de una prueba funcional analogica. Las sentencias hacen posible: * Conectar los buses de medicion. arma la frecuencia.auxiliary coloca la fuente auxiliar de voltaje. ************************************************************************ set Bus1 to "5" set Results to "1001 set I_O_bar to "0" end vector ! Same as binary "0101" Tal como se puede ver en el ejemplo.HP3070 In Circuit Test Training NatSteel Electronics S.2.2. * Preparar sources y detectores. * iniciar la medicion. A continuacion un listado y una breve explicacion de las sentencias de programacion asociadas con pruebas analogicas funcionales. A continuacion una lista de los estados que pueden ser asignados a los drivers y receivers en los vectores. gpdisconnect Abre el Gprelay especificado. continue digital Pasa el control de la porcion analogica de una prueba mixta a la porcion digital.2. A. default device Especifica el default device de una prueba analogica funcional o mizta detector Activa un detector dim dimensiona un arreglo disconnect -. excepto aquellos previamente conectados con "clear connect keep" o "connect keep"). test marca el inicio de una prueba test powered analog Marca el inicio de un bloque de prueba analogico. Pag 78 de 86 . on failure Marca el inicio de un bloque "on failure" pause pausa el programa y pasa el control a BT-Basic. gpconnect Cierra el GPrelay especificado. exit test sale del bloque de prueba y pasa el control a BT-Basic. end on failure marca el fin de un ciclo " on failure". test powered mixed Marca el inicio de un bloque de prueba mixta trigger Activa las entradas y salidas de la capacidad de triggering values Marca el inicio de una lista de valores en un bloque de datos analogos. Cada subtest que use la variable debe declararla como global. print Envia un mensaje al dispositivo "printer is" report Envia un mensaje al dispositivo "report is " report analog Compara el resultado de una medicion contra los limites especificados y produce datos para datalogging source Activa una fuente subtest Marca el inicio de una sub-prueba. La tarjeta ASRU provee una fuente primaria y una fuente auxiliar para la prueba funcional analogica. 5. Esta sentencia coincide con la sentencia "gpconnect" de BT-Basic. nonanalog Declara los pines que no son analogicos (sin conectar o digitales) en una libreria de pruebas analogicas off failure Desactiva un bloque "on failure" activo.powered conecta los especificados buses de medicion. measure Activa el detector.2. Fuentes para prueba funcional analogica. el detector o envia un pulso de trigger. La fuente primaria es activada con la sentencia "source" y la fuente auxiliar con la sentencia "auxiliary".HP3070 In Circuit Test Training NatSteel Electronics S. connect keep conecta los puertos Acces plus especificados a los nodos especificados. connect . donde la prueba puede continuar con la sentencia de BT-Basic "test cont". data/end data Marca el inicio y final de un bloque de datos analogicos. obtiene el resultado y lo compara contra los limites. end subtest marca el find de una subtest end test marca el fin de una test. fetch Obtiene el resultado de un detector. La sentencia equivalente es "continue analog". Las conexiones son mantenidas despues de la prueba. Esta sentencia coincide con la sentencia "gpdisconnect" de BT-Basic initiate Enciende la fuente (source). clear connect keep conecta los especificados buses de medicion. entonces conecta los buses especificados. power pins Declara cuales pines estan conectador a nodos de alimentacion en la tarjeta. wait Espera el tiempo especificado antes de ejecutar la proxima sentencia. ************************************************************************ clear connect -powered Desconecta todos los buses de medicion.powered Desconecta los buses de medicion especificados. global Usada en bloques de subtest para declara variables como globales para la prueba y la sub-prueba. A continuacion se listan los nombres y caracteristicas de las fuentes del sistema que son disponibles para prueba analogica funcional.2.0 0 to 7. Pag 79 de 86 . La fuente primaria "low" es conectada automaticamente a la tierra digital y conectada a la tierra analogica. A. En adicion a las fuentes provistas por el sistema. pueden ser conectados instrumentos externos a travez de los puertos funcionales. Units DCV Vrms Hertz seconds seconds seconds DCV Los buses internos S.Frequency counter 1 to 60M pulse rising--Pulse Width Detector 25n to 1 pulse falling--Pulse Width Detector 25n to 1 interval -.DC Voltmeter -160 to +160 acv -.HP3070 In Circuit Test Training NatSteel Electronics S. rcva. Tambien dos puertos funcionales pòr ASRU (modulo) estan disponibles para la conextion de instrumentos externos. Estructura de los buses de medicion. L.AC Voltmeter 0 to 112 frequency.( triangle) * Un generador de ondas arbitrarias. Detectores para Prueba Funcional Analogica La tarjeta ASRU provee los detectores listados en la siguiente tabla.0 -10.Dual Channel Time Interval Counter 100n to digitizer -160 to 160 5.0 to +10. los cuales estan señalados como "ext1" a "ext8".0 Units VDC Vrms Vpk Vpk Vpk VDC 5. A.0 0 to 10.0 -10.2. Estos detectores son activados con la sentencia "detector". Source dcv sinc square triangle arb auxiliary Range -10.0 to +10.(arb) Las fuentes auxiliares proveen una fuente adicional de precision para cualquier aplicacion. El bus S conecta la fuente primaria "high" al dispositivo bajo prueba. Un sistema completo (4 modulos) tiene 8 puertos funcionales.0 0 to 10. El bus A conecta la fuente auxiliar "high" al DUT su conexion "low" es conectada automaticamente a las tierras digital y analogicas como en la fuente primaria. I .0 to +10.(square) * Una fuente de onda triangular de precision. Detector Range dcv . ************************************************************************ La fuente primaria es un generador de onda que puede ser usado como: * Una fuente de DC de precision (dcv) * Una fuente de AC de precision (acv) * Una fuente de onda cuadrada de precision.3. rcvb y rcvc son usados para la prueba funcional analogica. pueden ser conectadas fuentes externas a travez de los puertos funcionales.4. En adicion a los detectores estandar provistos por el sistema. -. Los buses rcva y rcvb hacen su conexion a travez de una tarjeta hybrida. Buses de las fuentes del sistema (system source) Las conexiones para las fuentes son: Source High dcv . Debido a que el detector (bus I) debe ser conectado a diferentes nodos.7.3. El archivo fuente digital de una prueba mixta. A. l to "GND" !connect the detector source dcv. axpect 5 ! Set up the detector measure 5. pero la fuente es activada en cada sub-prueba. opera las entradas y salidas digitales del DUT.5 !Execute the measurement End subtest En este ejemplo. on ! Set up the source detector dcv . ************************************************************************ Los buses I.ac source triangle. amplitude 5 . Los dos archivos fuentes son compilados en un archivo objeto llamdo "test..2.dc source sinc . y el archivo fuente analogico opera las entradas y salidas analogicas del dispositivo.o". on ! Set up the source detector dcv . Un convertidor Analogico-Digital es un ejemplo de un dispositivo mixto.waveform generator auxiliary -..ac source square . Pruebas Mixtas (analog & digital). axpect . El sistema puede probar dispositivos mixtos.HP3070 In Circuit Test Training NatSteel Electronics S.7 ! Set up the detector measure .ac source arb-.dc source Ejemplo de una Prueba analogica Funcional. este es conectado y activado en cada sub-test 5. L. rcva. 5. Una prueba mixta consiste de un directorio el cual contiene un archivo fuente analogico llamado "analog" y un archivo fuente digital llamado "digital". l to "GND" !connect the detector source dcv.2 . La conexion de la fuente es hecha en el nivel de prueba . rcvb y rcvc conecta los detectores del sistema al DUT. y el bus rcvc a travez de la tarjeta de control. Pag 80 de 86 .5. amplitude . los cuales son dispositivos que tienen entradas y salidas analogicas y digitales. test powered analog clear connect s to "In" test "part_1" test "part_2" end test !connect the source bus for the entire test !call the subtest "part_1" !call the subtes "part_2" S bus S bus S bus S bus S bus A bus Low subtest "part_1" connect I to "Node_1". la fuente es conectada al mismo nodo en ambas sub-pruebas. 4 !Execute the measurement end subtest subtest "part_2" connect I to "Node_2". La parte digital es escrita como cualquiEr otra prueba de VCL. Pag 81 de 86 . este puede ser regresado a la parte digital con la sentencia "continue digital". Estructura de archivos de una prueba mixta. El control puede ser pasado y regresado cualquier numero de veces. esta escrita en bloques. Esta comienza con la sentencia "test powered mixed" y termina con la sentencia "end test". Una vez que la parte analogica tiene el control. como otras pruebas analogicas . del cual es pasado el control al archivo analogico con la sentencia "continue analog". observe que la prueba digital debe ejecutar al menos un vector antes de pasar el control a la prueba analogica.HP3070 In Circuit Test Training NatSteel Electronics S. A. El archivo fuente analogico de una prueba mixta. Figura 5-4. ************************************************************************ Una prueba mixta siempre inicia en un archivo fuente digital. El debug es llamado mediante la sentencia debug board ejecutada en la ventana BT-BASIC. digital. aparecera una ventana (llamada debug). 6. (ver figura 6-1). etc).HP3070 In Circuit Test Training NatSteel Electronics S.Debug en pruebas analogicas. cualquier cambio realizado en el debug no se guardara en disco. Debug en HP3070 A continuacion se presenta una pequeña explicacion de como se usa el debug en el HP3070. A. se mantendran los cambios en el archivo fuente y objeto. en la cual se podran hacer las modificaciones necesarias a cada prueba para mejorar su realizacion. solo cuando se guarde en disco y se compile . consultar la seccion de debug al final de cada seccion en los manuales de HP3070. ************************************************************************ 6.1. Existen dos tipos de pantallas de debug. se mantendra en memoria.Para mas informacion.(analog. En una ventana de BT-BASIC con el testplan cargado y la informacion de la tarjeta (se realiza mediante el comando load board).testjet. el debug board y el debug test. En la prueba de componentes analogicos. Pag 82 de 86 . Cualquier modificacion que se haga en memoria no afectara el archivo fuente del programa. Al ejecutarse este comando. Para realizar la prueba del componente que fallo. donde prueba es la seccion a la que se desea realizar la prueba. A. La pantalla de debug para componentes digitales es diferente a la pantalla de debug de componentes analogicos. basta seleccionarlo con el mouse y seleccionar en el menu Debug > debug selected tests y se abrira la pantalla de prueba (debug test). poarity. tales como . basta seleccionar macros > testplan macros > prueba. etc. Al debuguear un componente digital. es necesario guardar el archivo y compilarlo para que la nueva informacion quede guardada en disco. seleccionar un pin del componente (normalmente el pin que falla). Una vez que se esta seguro que la prueba esta estable. el archivo fuente y objeto de la prueba no se modifican. Todos los cambios que se hagan a la prueba se ejecutan en memoria. mientras no se guarde en disco. cortos. testjet. componentes analogicos. es necesario. Estas herramientas son: Un display para mostrar los estados aplicados al componente (lo esperado y la falla) util para detectar la falla del componente. Pantalla de debug board En esta pantalla se pueden realizar pruebas de secciones completas de la tarjeta. se usa la opcion Display para abrir el display y observar los estados. ver figura 6-2.HP3070 In Circuit Test Training NatSteel Electronics S. se inicializan las variables necesarias para realizar la prueba seleccionada. Debug de componentes digitales. En esta pantalla se pueden hacer cambios a la prueba de la tarjeta para arreglarla. Para habilitarlo. esta pantalla se muestra en la figura 6-3. De esta manera. ************************************************************************ Figura 6-1. Pantalla de debug test 6. Pag 83 de 86 . se realiza la prueba y se mandan en la pantalla de debug los resultados de las mismas.2. se tiene acceso a diferentes herramientas para la modificacion de la prueba y/o busqueda de falla de un componente digital. Figura 6-2. Para hacerlo . HP3070 In Circuit Test Training NatSteel Electronics S. 7. 7. (limpieza general y aspirado para remover polvo). Mantenimiento Preventivo y Correctivo . Pag 84 de 86 . Pantalla de debug de componentes digitales. tratar de no usar alcohol salvo en casos donde exista alguna mancha. la bahia y tratar de limpiar el teclado (las teclas) y el mouse. Limpieza del HP3070. y asegurar la correcta prueba de las tarjetas. En lo que respecta a la limpieza del equipo.1. ************************************************************************ Se pueden modificar los tiempos de vector cycle time y receive delay en el debug para modificarlos despues en el programa fuente de la prueba. el monitor. Limpieza del sistema de vacio Diagnostico del sistema. se debe hacer usando un trapo mojado con agua o jabon. El Mantenimiento preventivo del ICT HP3070 es necesario realizarlo de forma periodica para mantener en buen estado el equipo. la impresora. Figura 6-3. A. Limpiar el chasis. El Mantenimiento preventivo consta de: • • • Limpieza del equipo. El diagnostico durara aproximadamente 1 hora.una vez que se inicializa el login y entra. Para un diagnostico completo seleccione con el mouse System Diagnostics y a continuacion Full Diagnostics.2. 7. ya que las valvulas tienden a llenarse de polvo . Para realizar pruebas individuales o a una parte del equipo es necesario usar las otras opciones (support bay. Para mas informacion consultar los manuales de servicio del equipo.. en que modulo y que prueba se esta ejecutando. aparece la pantalla mostrada en la figura 7-1. En la parte superior de la pantalla aparece el status del diagnostico. el equipo se apagara sin motivo alguno. en los modulos y especialmente en las fuentes MPU que alimentan las tarjetas de los modulos. Figura 7-1. Limpiar el polvo de los filtros. Pantalla de diagnostico. Se realiza mediante un programa el cual se ejecuta automaticamente cuando se ingresa con el login service1. La finalidad del diagnostico al sistema es la de verificar el correcto funcionamiento del mismo. Todas las pruebas estan identificadas por un numero. En pantalla se mostraran las fallas conforme se vayan encontrando . los ventiladores. ************************************************************************ El polvo tiende a acumularse en ciertas areas del equipo. A. indicando que no hay suficiente ventilacion en la fuente para seguir funcionando. etc). Otra parte critica es el sistema de vacio. el tiempo puede variar de acuerdo a la configuracion del equipo. en esta caso es necesario abrirlas para limpiarlas internamente con el fin de remover el polvo que pueda existir dentro de las mismas. En esta pantalla se puede seleccionar diferentes tipos de pruebas a la maquina.HP3070 In Circuit Test Training NatSteel Electronics S. test number entry. Pag 85 de 86 . no apareceran mensajes. Diagnostico del sistema. Si existe exceso de polvo en estas fuentes. module cards. Para realizar el diagnostico del equipo es necesario contar con el fixture de diagnostico. en base a este numero se puede saber que parte del equipo esta fallando. Esto realizara la prueba (diagnostico) completa al equipo. es necesario retirarlo mediante una pistola de aire comprimido la cual debe tener un ionizador (de ser posible). si no se encuentran. Pag 86 de 86 .5 °. Antes de realizar el diagnostico del sistema. Los tipos de diagnostico que se pueden realizar son: • • Diagnostico del sistema. tales como. ************************************************************************ Tambien se pueden hay otras opciones . apagar o encender la cabeza de prueba. Esto se realiza con la finalidad de minimizar los efectos de la temperatura en las mediciones hechas por la ASRU.HP3070 In Circuit Test Training NatSteel Electronics S. (todo esto en las softkeys que se encuentran abajo de la pantalla de diagnostico). etc.5°. Esta prueba es realizada en forma automatica por la maquina cada vez que la temperatura del equipo varie +/. Autoajuste. A. La primera prueba realziada por la maquina es la verificacion de la temperatura. es necesario que pase el autoajuste para evitar mediciones erroneas durante el mismo. Tambien se puede ver el historial de diagnosticos hechos al equipo. Verifica el estado de todos los componentes (tarjetas) del sistema contra limites pre-establecidos. si encuentra una diferencia mayor de +/. verificar la configuracion. el diagnostico falla y las mediciones que siguen pueden ser erroneas. fijar o soltar el fixture de prueba.