deber jarrin

PIC12F629/675 Ficha de datosDe 8 alfileres, basado en el Destello de 8 bites Microreguladores de CMOS 8-Pin Flash-Based 8-Bit CMOS Microcontroller CPU RISC DE ALTO RENDIMIENTO: ‡ Sólo 35 párrafos de Instrucciones Aprender - Todas las instrucciones de ciclo solo excepto ramas ‡ Velocidad de operaciones: - Continuos de Corriente ± oscilador/reloj el-de 20 MHz introducido - Continuos de Corriente ± 200 ciclo de instrucción ns ‡ Capacidad de interrupción ‡ Pila de Hardware Profunda De 8 niveles ‡ Modos de Dirección directos, Indirectos, y Relativos RASGOS DE MICROREGULADOR ESPECIALES: ‡ Opciones de Oscilador internas y Externas - La precisión fábrica de oscilador de Interna calibró de 4 MHz el ±1% Al- Apoyo de resonadores Oscilador externo un cristales y - Destello/Datos Retención de EEPROM:> 40 años RASGOS DE PODER BAJO: ‡ Corriente de reserva: - 1 nA 2.0V, típico ‡ Funcionamiento Corriente: - 8.5 A 32 kilohercios, 2.0V, típico - 100 A 1 MHz, 2.0V, típico ‡ Temporizador de perro guardián Corriente - 300 nA 2.0V, típico ‡ Oscilador de Timer1 Corriente: - 4 A 32 kilohercios, 2.0V, típico RASGOS PERIFÉRICOS: ‡ 6 Alfileres de entrada-salida con Control de Dirección Individual ‡ Fregadero/Fuente de Alta tensión para Direct LED Drive ‡ Módulo de Comparador análogo con: - Un análogo comparador - Referencia de voltaje comparador en la viruta programable (CVREF) módulo - Multiplexión de entrada programable de entradas de dispositivo - La salida de comparador está por fuera accesible ‡ Módulo de Convertidor de analógico a digital (PIC12F675): - Resolución de 10 bites - Entrada de 4 canales programable - La referencia de voltaje introducida ‡ Timer0: Temporizador/Contador de 8 bites con de 8 bites Prescaler programable ‡ Timer1 realzado: - Temporizador/contador de 16 bites con prescaler - Modo de Entrada de Puerta externo - Opción de usar OSC1 y OSC2 en modo de LP como oscilador de Timer1, si modo INTOSC seleccionado ‡ En el circuito de serie TM de programación (ICSPTM) a través de dos pines. - 5 s despiertan del Sueño, 3.0V, típico ‡ Modo de Sueño que Salva poder el‡ Amplia Variedad de Voltaje de Operaciones ± 2.0V un 5.5V ‡ Rango de temperatura Ampliado e industrial ‡ Poder de poder bajo - en Reinicio (POR) ‡ Temporizador de poder (PWRT) y Arranque de Oscilador Temporizador (OST) ‡ El apagón parcial Descubre (INDIVIDUO) ‡ Temporizador Independiente de perro guardián (WDT) con Párrafo de Oscilador Operación Confiable ‡ Multiplexado MCLR/Input Alfiler ‡ Cambio de interrupción en el alfiler ‡ Tirón-ups Débil individuo Programable ‡ Protección de Código programable ‡ Resistencia alta Célula de Flash/EEPROM - 100 000 escriben la resistencia de Destello - 1 000000 escriben la resistencia EEPROM TABLA DE CONTENIDOS 1.0 Dispositivo««««««««««««««««««««««««««««««««.«««.. 7 2.0 Memoria ««««««««««««««««««««««««««««««««.««««.9 3.0 Puerto GPIO«««««««««««««««««««««««««««««««.«««..21 4.0 Módulo Timer0 ««««««««««««««««««««««««««««««.«««29 5.0 Timer1 Módulo con puerta de control«««««««««««««««««««««.««.. 32 6.0 Comparador Módulo ««««««««««««««««««««««««««««.««..37 7.0 analógico a digital (A / D) Módulo (sólo PIC12F675) ............................................................. 43 8.0 Los datos de memoria EEPROM «««««««««««««««««««.««««.««49 9.0 Características especiales de la CPU««««««««««««««««««.««««.« 53 10.0 Resumen de Instrucción Set «««««««««««««««««««««.«««««..71 11.0 Apoyo al Desarrollo ««««««««««««««««««««««««««««««..81 12.0 Especificaciones eléctricas «««««««««««««««««««««««««««.85 13.0 Características de corriente continua y alterna los gráficos y tablas «««««««««.107 14.0 Información del envase ««««««««««««««««««««««««««««.117 Apéndice A: Hoja de datos del historial de revisiones «««««««««««««««««..127 Apéndice B: Diferencias de dispositivos «««««««««««««««««««««««.127 Apéndice C: Migraciones de dispositivos ««««««««««««««««««««««...128 Apéndice D: Migrar desde otros dispositivos PIC ® ««««««««««««««««««.128 Índice ««««««««««««««««««««««««««««««««««««««129 On-Line «««««««««««««««««««««««««««««««««««««133 Los sistemas de información y actualización de Línea Directa «««««««««««««..133 Diga usted ««««««««««««««««««««««««««««««««««««134 Sistema de Identificación de Producto ««««««««««««««««««««««««135 El PIC12F629 y PIC12F675 dispositivos están cubiertos la ficha de datos. Son idénticos. Vienen en De 8 pines PDIP. La Figura 1-1 muestra un diagrama de bloques de los PIC12F629/675 dispositivos. MLF-S y los paquetes de DFN. SOIC. a excepción de la PIC12F675 tiene un convertidor de 10-bit A / D.0 VISTA GENERAL DEL EQUIPO Este documento contiene información sobre el dispositivo específico para la PIC12F629/675. FIGURA 1-1: DIAGRAMA DE BLOQUES PIC12F629/675 .1. La Tabla 1-1 muestra la descripción de patillas. DIAGRAMAS DE PIN . TABLE 1-1: PIC12F629/675 PINOUT DESCRIPTION ENTRADA ESCRIBIR SALIDA ESCRIBIR NOMBRE FUNCIÓN DESCRIPCIÓN GP0 GP0/AN0/CIN+/ICSPDA T AN0 CIN+ ICSPDAT GP1 AN1 CINVREF ICSPCLK TTL AN AN TTL TTL AN AN AN ST CMOS Bidirectional I/O w/ programmable pull-up and interrupt-on-change Canal de A/D 0 entrada comparador introducido CMOS CMOS Entrada-salida consecutiva de programación Entrada-salida bidireccional w/tirón programable e interrupción en el cambio Canal de A/D 1 entrada comparador introducido Referencia de voltaje externa Reloj de programación consecutivo Entrada-salida bidireccional w/tirón programable e interrupción en el cambio Canal de A/D 2 entrada El reloj de TMR0 introducido Interrupción externa GP1/AN1/CIN/VREF/ ICSPCLK GP2 AN2 T0CKI INT COUT GP3 GP3/MCLR/VPP MCLR VPP GP4 GP4/AN3/T1G/O SC2/ CLKOUT AN3 T1G ST AN ST ST CMOS GP2/AN2/T0CKI/INT/CO UT CMOS TTL ST HV TTL AN ST CMOS Salida de comparador Puerto de entrada w/interrupción en el cambio Maestro Claro Programación voltaje Entrada-salida bidireccional w/tirón programable e interrupción en el cambio Canal de A/D 3 entrada Puerta de TMR1 . ST = Schmitt Trigger buffer de entrada .OSC2 CLKOUT XTAL CMOS Cristal/resonador Salida de FOSC/4 Entrada-salida bidireccional w/tirón programable e interrupción en el cambio Reloj de TMR1 Cristal/resonador Reloj externo input/RC conexión de oscilador Referencia de tierra Suministro positivo GP5 GP5/T1CKI/OSC1/CLKI N T1CKI OSC1 CLKIN VSS VDD VSS VDD TTL ST XTAL ST Poder Poder CMOS Leyenda: La Sombra = PIC12F675 sólo TTL TTL = buffer de entrada. La Registros de funciones especiales se encuentran en los primeros 32 la ubicación de cada banco.1.2 Organización de la memoria de datos La memoria de datos (ver Figura 2-2) se divide en dos bancos. RP0 (ESTADO <5>) es el bit de selección de banco. implementados como estática Memoria RAM y se asignan a través de ambos bancos. ‡RP0 = 0 banco 0 se selecciona ‡RP0 = 1 Banco 1 es seleccionado. Registro de lugares de 20h-5Fh se Registros de propósito general. Acceder a un lugar por encima de estos límites hará una envoltura alrededor de dentro de la primera 1K x 14 espacios. Sólo el primero de 1K x 14 (0000h-03FFh) para el PIC12F629/675 dispositivos se ejecuta físicamente.0 Organización de la memoria 1.1 Programa de Organización de la memoria El PIC12F629/675 dispositivos tienen un programa de 13 bits contador capaz de abordar un programa de 8K x 14 espacio de memoria. El vector de reset se encuentra en 0000h y es el vector de interrupción a 0004h (ver Figura 2-1). . Nota: El IRP RP1 bits de estado y <07:06> se reservado y siempre debe mantenerse como '0 's. FIGURA 2-1: MAPA DEL PROGRAMA DE MEMORIA Y DE PILA PARA EL DSTEMP/675 2. todos los demás RAM es implementada y devuelve '0 'cuando se lee. que contienen el uso general Registros y los registros de funciones especiales. Estos los registros son la RAM estática.2.2 REGISTROS DE FUNCIONES ESPECIALES Los registros de funciones especiales son registros utilizados por la CPU y periféricas para el control de la operación deseada del dispositivo (ver Tabla 2-1). Las relacionadas con el funcionamiento del periférico características se describen en la sección de periféricos que característica.2. Los registros de funciones especiales asociados con el "núcleo" se describen en esta sección. FIGURA 2-2: MAPA DE DATOS DE LA MEMORIA LA PIC12F629/675 . Los registros especiales se pueden clasificar en dos grupos: central y periférico. 61 RP1 (2) RP0 TO PD Z DC C 0001 1xxx xxxx xxxx Aguja de Dirección de Memoria de Datos indirecta ² ² GPIO5 GPIO4 GPIO3 GPIO2 GPIO1 GPIO0 --xx xxxx ² ² ² ² No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica ² GIE EEIF ² PEIE ADIF ² T0IE ² Escriba Parachoques para 5 trozos Superiores de Contador de Programa INTE ² GPIE CMIF T0IF ² INTF ² GPIF TMR1IF ---0 0000 0000 0000 00-. u = sin cambios. .0--0 ² xxxx xxxx xxxx xxxx No puesto en práctica La posesión de Registro para el Byte Menos significativo de Timer1 de 16 bites La posesión de Registro para el Byte Más significativo de Timer1 de 16 bites ² TMR1GE T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON -000 0000 ² ² ² ² ² ² ² ² No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica ² COUT ² CINV CIS CM2 CM1 CM0 -0-0 0000 ² ² ² ² xxxx xxxx 00-. BOD Page 0000 0000 xxxx xxxx 0000 0000 20. 3: PIC12F675 solamente. = sombra no se han aplicado Nota 1: Esto no es un registro físico.TABLA 2-1: RESUMEN ESPECIAL REGISTROS DE FUNCIONES Address Bank 0 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh 10h 11h 12h 13h 14h 15h 16h 17h 18h 19h 1Ah 1Bh 1Ch 1Dh 1Eh 1Fh INDF(1) TMR0 PCL STATUS FSR GPIO ² ² ² ² PCLATH INTCON PIR1 ² TMR1L TMR1H T1CON ² ² ² ² ² ² ² ² CMCON ² ² ² ² ADRESH (3) ADCON0(3) Dirección a esta Posición usa Contenido de FSR para Dirigirse a Memoria de Datos El Registro del Módulo de Timer0 El Contador de programa (ordenador personal) el Byte Menos significativo IRP (2) Name Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Value on POR.61 29 19 14 20 21 ² ² ² ² 19 15 17 ² 32 32 35 ² ² ² ² ² ² ² ² 38 ² ² ² ² 44 45.= lugares no se han aplicado lee como '0 '.0000 No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica La mayoría de los 8 trozos Significativos del Resultado de A/D cambiado izquierdo o 2 trozos del Resultado Cambiado Correcto ADFM VCFG ² ² CHS1 CHS0 GO/DONE ADON Leyenda: . x = desconocido. q = valor depende de la condición. 2: Estos bits están reservados y siempre debe mantenerse como µ0¶. = sombra no se han aplicado Nota 1: Esto no es un registro físico. u = sin cambios.= lugares no se han aplicado lee como '0 '. 2: Estos bits están reservados y siempre debe mantenerse como '0 '.31 19 14 20 21 ² ² ² ² 19 15 16 ² 18 ² 18 ² ² ² ² 21 23 ² ² 42 49 49 50 50 44 46.0--0 ² No puesto en práctica ² ² ² ² ² ² POR BOD ---.61 14.61 El Contador de programa (ordenador personal) el Byte Menos significativo IRP(2) RP1(2) RP0 TO PD Z DC C 0001 1xxx xxxx xxxx Aguja de Dirección de Memoria de Datos indirecta ² ² TRISIO5 TRISIO4 TRISIO3 TRISIO2 TRISIO1 TRISIO0 --11 1111 ² ² ² ² No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica ² GIE EEIE ² PEIE ADIE ² T0IE ² Escriba Parachoques para 5 trozos Superiores de Contador de Programa INTE ² GPIE CMIE T0IF ² INTF ² GPIF TMR1IE ---0 0000 0000 0000 00-. q = valor depende de la condición. . 3: PIC12F675 solamente.---xxxx xxxx -000 1111 Registro de Control de EEPROM 2 2 trozos menos significativos del Resultado A/D Cambiado Izquierdo de 8 trozos o el Resultado Cambiado Correcto ² ADCS2 ADCS1 ADCS0 ANS3 ANS2 ANS1 ANS0 ANSEL(3) Leyenda: .x000 ---.TABLE 2-1: Address Bank 1 80h 81h 82h 83h 84h 85h 86h 87h 88h 89h 8Ah 8Bh 8Ch 8Dh 8Eh 8Fh 90h 91h 92h 93h 94h 95h 96h 97h 98h 99h 9Ah 9Bh 9Ch 9Dh 9Eh 9Fh WPU IOC ² ² VRCON EEDATA EEADR EECON1 EECON2(1) ADRESL (3) SPECIAL FUNCTION REGISTERS SUMMARY (CONTINUED) Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Value on POR.0000 0000 0000 -000 0000 Datos Registro de Datos de EEPROM ² ² Datos Registro de Dirección de EEPROM ² ² ² WRERR WREN WR RD ---. BOD Page Name INDF(1) OPTION_REG PCL STATUS FSR TRISIO ² ² ² ² PCLATH INTCON PIE1 ² PCON ² OSCCAL ² ² ² ² Dirección a esta Posición usa Contenido de FSR para Dirigirse a Memoria de Datos GPPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 0000 0000 1111 1111 0000 0000 20.--0x ² No puesto en práctica CAL5 CAL4 CAL3 CAL2 CAL1 CAL0 ² ² 1000 00-² ² ² ² No puesto en práctica No puesto en práctica No puesto en práctica No puesto en práctica ² ² ² ² WPU5 IOC5 WPU4 IOC4 ² IOC3 WPU2 IOC2 WPU1 IOC1 WPU0 IOC0 --11 -111 --00 0000 ² ² No puesto en práctica No puesto en práctica VREN ² VRR ² VR3 VR2 VR1 VR0 0-0. x = desconocido. o el sueño 0 = A WDT tiempo de espera se produjo PD: al apagar poco 1 = Una vez puesta en marcha o por la instrucción CLRWDT 0 = En ejecución de la instrucción SLEEP Z: Cero poco 1 = El resultado de una operación aritmética o lógica es cero 0 = El resultado de una operación aritmética o lógica no es cero . Consulte las instrucciones y SUBLW SUBWF ejemplos. que sólo BCF. Por otra parte. Nota 1: Los bits IRP y RP1 (ESTADO <07:06>) no son utilizados por el PIC12F629/675 y debe mantenerse lo más claro. el estado CLRF borrará los tres superiores bits y el bit Z. Por lo tanto. respectivamente.FFh) A: Tiempo de espera poco 1 = Después de la instrucción de encendido. como cualquier otro registro.1 REGISTRO ESTADO El registro STATUS. Si el Estado registrarse es el destino de una instrucción que afecta a los bits Z. ya que esto puede afectar a la compatibilidad hacia arriba con los productos futuros. entonces la escritura de estos tres bits es con discapacidad.2. por tanto. El uso de estos bits no es recomendable. 2: Los bits C y DC operar como la Obtención de Préstamos y Préstamos dígitos a poco. Instrucciones swapf y MOVWF se utilizan para alterar el Registro STATUS. BSF. Esta deja el registro STATUS como 000U u1uu (donde u = sin cambios).2. los bits TO y PD no se pueden escribir. ya que estas instrucciones no afectará a los bits de estado. la instrucción CLRWDT. Estos bits se activa o se desactiva de acuerdo con la dispositivo lógico. lea como µ0¶ µ0¶ = el Trozo es limpiado x = El trozo es desconocido bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 IRP: Este bit está reservado y debe mantenerse como '0 ' RP1: Este bit está reservado y debe mantenerse como '0 ' RP0: Registro del Banco bits Select (usado para direccionamiento directo) 0 = Banco 0 (00h . el resultado de una instrucción con la Registro STATUS como destino puede ser diferente de intención. Por ejemplo. Por otra instrucción que no afectan los bits de estado. que se muestra en el registro de 2-1. en la resta. Se recomienda.2. contiene: ‡ El estado aritmético de la ALU ‡ Restablecer el estado ‡ La selección de banco bits para la memoria de datos (SRAM) El registro STATUS puede ser el destino de cualquier instrucción. REGISTRO 2-1: ESTADO: REGISTRO DE ESTADO (DIRECCIÓN: 03h O 83er) Reservado Reservado R/W-0 R-1 R-1 R/W-x R/W-x R/W-x IRP bit 7 RP1 RP0 TO PD Z DC C bit 0 Leyenda: R = Trozo legible -n = Valor en POR W = Trozo escribible µ1¶ = el Trozo es puesto U = Trozo no puesto en práctica. DC o C. consulte el "Resumen del conjunto de instrucciones".7Fh) 1 = Banco 1 (80h . 2. RLF) las instrucciones. Ver 4.2 OPCIÓN DE REGISTRO El registro OPTION es una lectura y escritura registro. se invierte la polaridad. asignar el prescaler al WDT por poniendo el bit PSA a '1 '(Opción <3>).bit 1 DC: Dígito llevar / tomar prestado bits (ADDWF. instrucciones SUBWF). ADDLW. que contiene varios bits de control para configurar: ‡ TMR0/WDT prescaler ‡ interrumpir GP2/INT externo ‡ TMR0 ‡ Débil pull-ups en GPIO Nota: Para lograr una asignación de prescaler 01:01 TMR0. SUBLW.4 "Prescaler". 2.2. este bit se carga. SUBLW. ya sea con el bit de orden alto o bajo de la registro fuente. REGISTRO 2-2: OPTION_REG: REGISTRO OPTION (DIRECCIÓN: 81H) bit 7 bit 6 bit 5 bit 4 bit 3 bit 2-0 GPPU: GPIO Pull-up bit de habilitación 1 = GPIO pull-ups son discapacitados 0 = GPIO pull-ups están habilitadas por los distintos valores de los puertos cierre INTEDG: Edge interrupción Seleccione poco 1 = interrupción en el flanco ascendente del pin GP2/INT 0 = interrupción en el flanco descendente del pin GP2/INT T0CS: TMR0 Clock Source Seleccione poco 1 = Transición en GP2/T0CKI pin 0 = instrucción interna de ciclo de reloj (CLKOUT) T0SE: TMR0 poco borde de selección de fuente 1 = Incremento de alta a baja transición en GP2/T0CKI pin 0 = Incremento de bajo a alto en la transición GP2/T0CKI pin PSA: Asignación de bits Prescaler 1 = Prescaler se asigna al WDT 0 = Prescaler se asigna al módulo TIMER0 PS2: PS0: Tasa de bits de Prescaler Seleccione . 1 = A-llevan a cabo desde el cuarto bit de orden bajo del resultado ocurrió 0 = No llevar a cabo-desde el cuarto bit de orden bajo del resultado bit 0 C: Llevar / tomar prestado bits (ADDWF. A la resta se ejecuta mediante la adición de los dos es complemento de la segunda operando. Para pedir prestado. instrucciones SUBWF) 1 = A-llevan a cabo desde el bit más significativo del resultado se 0 = No llevar a cabo-desde el bit más significativo del resultado se Nota: Para pedir prestado se invierte la polaridad. Para girar (RRF. ADDLW. 2.2. . cambio de puerto GPIO y externa interrumpe GP2/INT pin. Nota: Los bits de interrupción de la bandera se establece cuando una interrupción condición. Usuario del software debe garantizar la adecuada bits de interrupción de la bandera son claras antes de activar una interrupción. 2: poco T0IF se establece cuando se da la vuelta TIMER0. TIMER0 no se ha modificado en Reset y debe ser inicializado antes de claro T0IF poco.2. GIE (INTCON <7>). sin importar el estado de su bit correspondiente activar o global de la bit de habilitación. REGISTRO 2-3: INTCON: REGISTRO DE CONTROL DE INTERRUPCIÓN (DIRECCIÓN: 0BH O 8BH) bit 7 bit 6 bit bit 4 bit 3 bit 2 bit 1 bit 0 GIE: los eventos de interrupción el bit de habilitación 1 = Habilita todas las interrupciones sin máscara 0 = Deshabilita todas las interrupciones PEIE: Interrumpir Periférico bit de habilitación 1 = Habilita todas las interrupciones periféricas desenmascarado 0 = Deshabilita todas las interrupciones periféricas 5 T0IE: TMR0 interrupción de desbordamiento del bit de habilitación 1 = Habilita la interrupción del TMR0 0 = Deshabilita la interrupción del TMR0 INTE: Interrupción externa GP2/INT bit de habilitación 1 = Habilita la interrupción externa GP2/INT 0 = Deshabilita la interrupción externa GP2/INT GPIE: Interrupción del puerto Cambiar el bit de habilitación (1) 1 = Permite cambiar el puerto GPIO interrumpir 0 = Deshabilita la interrupción del puerto GPIO cambio T0IF: TMR0 interrupción de desbordamiento del bit de la bandera (2) 1 = TMR0 se ha desbordado registro (tiene que ser aclarado en el software) 0 = TMR0 registro no desbordamiento INTF: GP2/INT interrupción externa poco Bandera 1 = La interrupción externa GP2/INT ocurrió (debe ser aclarado en el software) 0 = La interrupción externa GP2/INT no ocurrió GPIF: cambiar el puerto de interrupción poco Bandera 1 = Al menos una de las GP5: GP0 pines cambiado de estado (tiene que ser aclarado en el software) 0 = Ninguno de los GP5: GP0 pins han cambiado de estado Nota 1: El COI registro también debe estar habilitado para permitir una interrupción-en-cambio. que contiene el habilitar varias y bits de la bandera el desbordamiento de registro TMR0.3 REGISTRO INTCON El registro INTCON es uno de lectura y escritura registro. 2. Nota: Bit PEIE (INTCON <6>) se debe establecer en permitir que cualquier interrupción de periféricos.2.2. como figura en el registro 2-4. REGISTRO 2-4: PIE1: INTERRUPCIÓN PERIFÉRICO ACTIVAR REGISTRO 1 (DIRECCIÓN: 8 CANALES) bit 7 EEIE: EE Escribir completo de habilitación de interrupción bits 1 = Habilita la interrupción de EE escribir completa 0 = Deshabilita la interrupción de EE escribir completa bit 6 ADIE: Una interrupción convertidor A / D bit de habilitación (PIC12F675 solamente) 1 = Activa el A / D convertidor de interrumpir 0 = Deshabilita la interrupción del convertidor A / D bit 5-4 bit 3 No se han aplicado: Lee como '0 ' CMIE: Bit de habilitación de interrupción del comparador 1 = Habilita la interrupción del comparador 0 = Deshabilita la interrupción del comparador bit 2-1 bit 0 No se han aplicado: Lee como '0 ' TMR1IE: TMR1 interrupción de desbordamiento del bit de habilitación 1 = Habilita la interrupción de desbordamiento del TMR1 0 = Deshabilita la interrupción de desbordamiento del TMR1 .4 REGISTRO PIE1 El registro contiene los bits PIE1 de habilitación de interrupción. 2. REGISTRO 2-6: PCON: REGISTRO DE CONTROL DE POTENCIA (DIRECCIÓN: 8EH) bit 7-2 bit 1 bit 0 No se han aplicado: Lee como '0 ' POR: Power-on poco Restablecer estado 1 = No encendido Perdí ocurrido 0 = A-Power en Reset ocurrido (se debe establecer en el software después de un encendido Perdí ocurre) BOD: Brown-bit de detectar el estado de 1 = No Brown-out de detección se produjo 0 = A Brown-out Detectar ocurrido (se debe establecer en el software de detección después de un Brown-out se produce) REGISTRO 2-7: OSCCAL: REGISTRO OSCILLATOR CALIBRACIÓN (DIRECCIÓN: 90H) bit 7-2 bit 1-0 CAL5: CAL0: 6-bits con signo bits de calibración del oscilador 111111 = La frecuencia máxima 100000 = Frecuencia Central 000000 = Frecuencia mínima No se han aplicado: Lee como '0 ' .6 REGISTRO PCON El control de potencia (PCON) registro contiene bits de la bandera para diferenciar entre un: ‡ El encendido (POR) ‡ Detección de Brown (DBO) ‡ Restablecimiento del contador de reloj (WDT) ‡ Restablecer MCLR externo Los bits de PCON Registro se muestran en el Registro 2.6.2.2. 2 muestra cómo el PC se carga Durante una llamada o instrucción GOTO (PCLATH <4:3> PCH). El espacio de la pila no es parte de cualquiera de los programas espaciales o de los datos y la Puntero de pila no se puede leer o escribir.2.3. La Figura 2-3 muestra el dos situaciones para la carga de la PC. "Implementación de una tabla de lectura" (AN556). El PC es Inserta en la pila cuando una instrucción CALL ejecutado. el noveno impulsar sobrescribe el valor que se almacena en el primer empuje. o una interrupción provoca una rama. En cualquier reinicio. Cuando se realiza una mesa de lectura utilizando un método calcula GOTO.1 COMPUTARIZADA GOTO Un GOTO calculado se logra mediante la adición de un desplazamiento a la PC (ADDWF PCL). Esto significa que después de que la pila se ha llevado ocho veces. la parte superior ejemplo de la Figura 3.3 PCL y PCLATH El contador de programa (PC) es de 13-bits de ancho. FIGURA 2-3: CARGA DE PC EN SITUACIONES DIFERENTES 2. La pila funciona como un búfer circular. PCLATH no se ve afectada por un PUSH o POP operación.2 STACK La familia PIC12F629/675 tiene un nivel de profundidad de 8 x 13-bit pila de hardware de ancho (ver Figura 2-1). El byte alto (PC <12:08>) no es directamente leer o escribir y proviene de PCLATH. Se refieren a la Nota de aplicación. se debe tener ejercerse si la ubicación de la tabla atraviesa un recuerdo PCL límite (cada bloque de 256 bytes). RETLW o un retfie ejecución de la instrucción. La pila es Poped en el caso de devolución. El .3. 2. El byte bajo proviene del registro PCL. que es una lectura y escribir registro. Cuanto más bajo ejemplo de la Figura 3.2 muestra cómo el PC se carga en una escritura en PCL (PCLATH <04:00> PCH). el PC se borra. Escribir en el registro INDF indirectamente resultados en una operación no (a pesar de bits de estado puede ser) afectados. Cualquier instrucción utilizando el registro INDF en realidad accede a los datos que señala el archivo Seleccione Registro (FSR). Direccionamiento el registro INDF hará el direccionamiento indirecto. Lectura INDF sí indirectamente producir 00h.2.4 DIRECCIONAMIENTO INDIRECTO. Ejemplo 2-1: Direccionamiento indirecto . Un programa sencillo para borrar la ubicación RAM-20h 2Fh con direccionamiento indirecto se muestra en el ejemplo 2-1. 2.impulso décimo sobrescribe el segundo empuje (y etc. RETURN. Un efectivo de 9-bit dirección se obtiene la concatenación de los 8-bit ISA de registro y el bit IRP (ESTADO <7>). INDF Y FSR REGISTROS El registro INDF no es un registro físico. Se trata de acciones que se producen a partir de la ejecución de la CALL. como se muestra en la Figura 2. El direccionamiento indirecto es posible mediante el uso de la INDF registro. RETLW y retfie instrucciones o la guía vectorial a una interrupción de la dirección.) Nota 1: No hay bits de estado para indicar que la pila Desbordamiento de pila o las condiciones de desbordamiento 2: No hay instrucciones / mnemónicos llamada PUSH o POP. 0 GPIO PORT Hay nada menos que seis de propósito general pines I / O disponible. El establecimiento de un poco TRISIO (= 1) hará que el correspondiente GPIO pin una entrada (es decir. cuando un periférico habilitado. incluso cuando están siendo utilizados como analógica entradas. 3. Lectura del registro GPIO lee el estado de los pines. La excepción es la GP3. el pin asociado no puede ser utilizado como un de uso general de E / S pin. todos o algunos de los pines no se pueden utilizar como de propósito general I / O. Dependiendo de lo que los periféricos se activado. poner la correspondiente salida conductor en un modo de alta impedancia). Todos las operaciones de escritura son de lectura-modificaciónescritura. En general. Eliminación de un TRISIO bits (= 0) hará que el correspondiente pin GPIO un de salida (es decir. Por lo tanto. poner el contenido de la cerradura de salida en el seleccionados pin). Ejemplo 3-1 se muestra cómo inicializar GPIO. bidireccional. que es sólo de entrada y su poco TRISIO siempre leerá como µ1¶.1 GPIO Y TRISIO LOS REGISTROS GPIO es un puerto de 6-bits de ancho. El usuario debe asegurarse de que los bits en la TRISIO registro se mantiene fijado cuando se utilicen como analógicas entradas. Pines de E / S se configuran como .FIGURA 2-2: DIRECTOS / DIRECCIONAMIENTO INDIRECTO PIC12F629/675 3. El registro TRISIO controla la dirección de la GP pernos. una escritura en un puerto implica que los pines del puerto se leer. mientras que la escritura a la que va a escribir para el seguro puerto. y luego por escrito a la Puerto de datos seguro. La correspondiente registro de dirección de datos es TRISIO. GP3 lee '0 'cuando MCLREN = 1. Nota: Información adicional sobre los puertos de E / S puede ser encuentra en el PIC ® de Rango Medio de referencia Manual. este valor se modifica. (DS33023). El pull-ups son discapacitados en un reinicio de encendido por el poco GPPU (OPCIONAL <7>). .entradas analógicas siempre µ0¶. El registro ANSEL se define para el PIC12F675.3: Inicialización de GPIO 3. Bits de control WPUx activar o desactivar cada una de pull-up. Ejemplo 1. Consulte el Registro de 3-3. tiene un débil pull-up opción. Las dos secciones siguientes describen estas funciones. excepto GP3. excepto GP3.1 DÉBIL PULL-UP Cada uno de los pines GPIO. Pines configurados como entradas analógicas '0 '. REGISTRO 3-1: GPIO: REGISTRO GPIO (DIRECCIÓN: 05H) bit 7-6 No se han aplicado: Lee como '0 ' bit 5-0 GPIO <5:00>: Uso general pin I / O 1 = Puerto pin es> VIH 0 = Puerto pin es <VIL REGISTRO 3-2: TRISIO: GPIO LOS TRES ESTADOS DEL REGISTRO (DIRECCIÓN: 85H) bit 7-6 bit 5-0 No se han aplicado: Lee como '0 ' TRISIO <5:00>: de uso general de E / S Tri-State Control bits 1 = GPIO pin configurado como entrada (tri-declaró) 0 = GPIO pin configurado como una salida Nota: TRISIO <3> lee siempre '1 '. 3.2 Funciones adicionales Pin Todos los pines GPIO en la PIC12F629/675 tiene un interrupciones en el cambio de opción y todos los pines GPIO. Cada débil pull-up se apaga automáticamente cuando el pines del puerto se configura como una salida. de entrada. Nota: El ANSEL (9Fh) y CMCON (19h) registros (9Fh) debe ser inicializado a configurar un canal analógico como digital.2. tiene una forma individual configurable débil de pullup. Esto pondrá fin a la desajuste condición. en la rutina de interrupción. Lectura GPIO pondrá fin a la condición de desigualdad y permiten GPIF indicador de bits que desea borrar. Una condición de desigualdad seguirá marcando GPIF indicador de bits. Referirse a Registro de 3-4.2. Esta interrupción puede despertar el dispositivo de suspensión.2 INTERRUPCIÓN EN LA CAMBIO Cada uno de los pines GPIO se puede configurar individualmente como interrupciones en el cambio de pin. Nota: Si un cambio en el pin de E / S debe ocurrir cuando la operación de lectura se está ejecutando (inicio del ciclo Q2). entonces la interrupción de GPIF bandera no puede conseguir el sistema. La interrupción en el cambio está deshabilitado en el encendido. El "desfase" resultados de la última lectura se OR'd conjuntamente para establecer. los valores se en comparación con el valor antiguo enclavado en la última lectura de GPIO. . 2: La debilidad del pull-up dispositivo se desactiva automáticamente si el pasador se encuentra en modo de salida (TRISIO = 0). cambiar el puerto en el GP de interrupción indicador de bits (GPIF) en el registro INTCON. La usuario.REGISTRO 3-3: WPU: DÉBIL PULL-UP REGISTRO (DIRECCIÓN: 95H) bit 7-6 bit 5-4 No se han aplicado: Lee como '0 ' WPU <5:04>: Débil Pull-up bit de registro 1 = Pull-up activado 0 = Pull-up desactivado bit 3 no se han aplicado: Lee como '0 ' bit 2-0 WPU <2:00>: Débil Pull-up bit de registro 1 = Pull-up activado 0 = Pull-up desactivado Nota 1: Global GPPU debe ser habilitado para cada pull-ups para estar habilitado. b) Poner la bandera GPIF poco. Bits de control del COI activar o desactivar la función de interrupción de cada pin. puede borrar la interrupción de la siguiente manera: a) Cualquier lectura o escritura de GPIO. Para activar interrupciones en el cambio de pines. 3. 3. en cambio habilitada 0 = interrupción. 3.3. Para obtener información específica acerca de las funciones individuales tales como la comparación o el A / D se refieren a la sección correspondiente de esta Hoja de Datos.REGISTRO 3-4: COI: INTERRUPCIÓN EN LA CAMBIO GPIO REGISTRO (dirección: 96h) bit 7-6 bit 5-0 No se han aplicado: Lee como '0 ' COI <5:00>: por interrupciones en el cambio GPIO bits de control 1 = interrupción. La pines y sus funciones combinadas se describen brevemente aquí.2 GP1/AN1/CIN-/VREF La Figura 3-1 muestra el diagrama de este pin. El pin GP0 se puede configurar para funcionar como uno de los siguientes: ‡ un propósito general de E / S ‡ una entrada analógica para el A / D (PIC12F675 solamente) ‡ una entrada analógica para el comparador 3.1 GP0/AN0/CIN + La Figura 3-1 muestra el diagrama de este pin.3 DESCRIPCIÓN DE PIN Y DIAGRAMAS Cada pin GPIO se multiplexa con otras funciones. El pin GP1 se puede configurar para funcionar como uno de los siguientes: ‡ Como un propósito general de E / S ‡ una entrada analógica para el A / D (PIC12F675 solamente) ‡ una entrada analógica para el comparador ‡ una entrada de voltaje de referencia de la (A / D PIC12F675 solamente) . 3. en cambio con discapacidad Nota 1: Habilitar interrupciones globales (GIE) debe estar habilitado para las interrupciones individuales para ser reconocido. 3.3 GP2/AN2/T0CKI/INT/COUT La Figura 3-2 muestra el diagrama de este pin. El pin GP3 se puede configurar para funcionar como uno de los siguientes: ‡ una entrada de uso general ‡ Restablecer como Borrado FIGURA 3-3: Diagrama de bloques de GP3 FIGURA 3-2: Diagrama de bloques de GP2 . El pasador de GP2 se puede configurar para funcionar como uno de los siguientes: ‡ un propósito general de E / S ‡ una entrada analógica para el A / D (PIC12F675 solamente) ‡ El reloj de entrada para TMR0 ‡ un borde externo provocado interrupciones ‡ una salida digital a partir de la comparación 3.3.FIGURA 3-1: DIAGRAMA DE BLOQUES DE GP0 Y PINS GP1 3.4 GP3/MCLR/VPP La figura 3-3 muestra el diagrama de este pin. 6 GP5/T1CKI/OSC1/CLKIN Figura 3-5 muestra el diagrama de este pin.= no se han aplicado lugares lee como µ0¶. Las casillas sombreadas no son utilizadas por GPIO. .5 GP4/AN3/T1G/OSC2/CLKOUT La Figura 3-4 muestra el diagrama de este pin. El pin GP4 se puede configurar para funcionar como uno de los siguientes: ‡ un propósito general de E / S ‡ una entrada analógica para el A / D (PIC12F675 solamente) ‡ Una puerta de entrada TMR1 ‡ una conexión de cristal / resonador ‡ un reloj de salida Figura 3-4: Diagrama de bloques de GP4 3.3.3. . u = sin cambios.3. El pasador de GP5 se puede configurar para funcionar como uno de los siguientes: ‡ un propósito general de E / S ‡ una entrada de reloj TMR1 ‡ una conexión de cristal / resonador ‡ Un reloj de entrada Figura 3-5: Diagrama de bloques de GP5 TABLA 3-2: RESUMEN DE LOS REGISTROS RELACIONADOS CON GPIO Leyenda: x = desconocido. . seleccione ‡ Interrupción de desbordamiento de FFh a 00h ‡ Margen de seleccionar reloj externo Figura 4-1 es un diagrama de bloques del módulo Timer0 y el prescaler compartido con el WDT. El usuario puede evitar esto escribiendo un valor ajustado a la TMR0 registro. En este modo. Si TMR0 es escrito. el Timer0 módulo se incrementará cada ciclo de instrucción (sin prescaler). La interrupción del Timer0 no puede Tras el procesador de sueño ya que el temporizador de apagado durante el sueño. Borrar el bit T0SE selecciona el flanco de subida. En el modo de temporizador. 4.MÓDULO 4. FIGURA 4-1: Diagrama de bloques del prescaler TIMER0/WDT Modo contador se selecciona poniendo el bit T0CS (OPTION_REG <5>).2 INTERRUPCIÓN DE TIMER0 Una interrupción de Timer0 se genera cuando el TMR0 registrar desbordamientos de temporizador / contador de FFh a 00h. ya sea en cada flanco de subida o de bajada de pin GP2/T0CKI.1 Operación Timer0 Modo de temporizador se selecciona en la limpieza de la broca T0CS (OPTION_REG <5>). El bit T0IF (INTCON <2>) debe ser liquidado en el software Timer0 Interrupción del módulo de servicio de rutina antes de reenabling esta interrupción.0 TIMER0 El temporizador módulo Timer0 / contador tiene las siguientes características: ‡ 8-bit del temporizador / contador ‡ Lectura y escritura ‡ 8-bits del software programable prescaler ‡ Reloj interno o externo. 4. El borde de incremento se determina por el poco filo de control de origen (T0SE) (OPTION_REG <4>). este establece el bit de desbordamiento T0IF. La interrupción puede ser enmascarada en la limpieza de la broca T0IE (INTCON <5>). el incremento se inhibe para los ciclos de instrucción después de dos años. el módulo Timer0 se incrementará. la sincronización de T0CKI. REGISTER 4-1: OPTION_REG: OPTION REGISTER (ADDRESS: 81h) bit 7 GPPU: GPIO Pull-up bit de habilitación 1 = GPIO pull-ups son discapacitados 0 = GPIO pull-ups están habilitadas por los distintos valores de los puertos cierre bit 6 INTEDG: Edge interrupción Seleccione poco 1 = interrupción en el flanco ascendente del pin GP2/INT 0 = interrupción en el flanco descendente del pin GP2/INT bit 5 T0CS: TMR0 Clock Source Seleccione poco 1 = Transición en GP2/T0CK pin 0 = instrucción interna de ciclo de reloj (CLKOUT) bit 4 T0SE: TMR0 poco borde de selección de fuente 1 = Incremento de alta a baja transición en GP2/T0CKI pin 0 = Incremento de bajo a alto en la transición GP2/T0CKI pin bit 3 PSA: Asignación de bits Prescaler 1 = Prescaler se asigna al WDT 0 = Prescaler se asigna al módulo TIMER0 bit 2-0 PS2: PS0: Tasa de bits de Prescaler Seleccione . Pines configurarse como entradas analógicas '0 '. Por lo tanto.3 USO DE TIMER0 CON UN MICRÓFONO RELOJ Cuando no se usa prescaler. Se refieren a la red eléctrica especificación del dispositivo deseado. con los relojes de fase internos. El registro ANSEL se define para el PIC12F675. la entrada de reloj externo la misma que la salida de prescaler.4. es necesarios para T0CKI a ser alta por lo menos 2TOSC (y un pequeño retardo RC de 20 ns) y baja por lo menos 2TOSC (y un pequeño retardo RC de 20 ns). Nota: El ANSEL (9Fh) y CMCON (19h) registros debe ser inicializado para configurar un canal analógico como entrada digital. se lleva a cabo por muestreo de la salida de prescaler en la Q2 y Ciclos de Q4 de los relojes de fase interna. el prescaler asignación se controla por software el bit de control PSA (OPTION_REG <3>). Los valores de pre-escala se seleccionable a través de la PS2: PS0 bits (OPTION_REG <02:00>).1 CAMBIO PRESCALER ASIGNACIÓN La asignación de prescaler está en pleno desarrollo de software control (es decir. . Cuando asignado al módulo Timer0.WDT) Para cambiar el prescaler del WDT al TMR0 módulo. se puede cambiar "al vuelo" durante la ejecución del programa).TIMER0) . la siguiente secuencia de instrucciones (Ejemplo 4 . Este precauciones necesarias.. BSF 1. o como postscaler para la Vigilancia Temporizador. utilice la secuencia que se muestra en el ejemplo 4-2. un CLRF. Para simplificar. EJEMPLO 4-2: CAMBIO PRESCALER (WDT . junto con el temporizador de vigilancia. 4. etc) se borrará el prescaler.4.4. Borrar el bit PSA asignar el prescaler al Timer0. Cuando asignado al WDT. este contador se conoce como "Prescaler" a través de esta Ficha de Datos. Para evitar que un dispositivo no deseados Reset.. MOVWF 1. x. El prescaler no se puede leer o escribir. todas las instrucciones por escrito en el registro TMR0 (por ejemplo. EJEMPLO 4-1: CAMBIO PRESCALER (TIMER0 .1) debe ser ejecutado cuando se cambia el prescaler asignación de Timer0 para WDT. una instrucción CLRWDT se borrará la prescaler.4 PRESCALER Un contador de 8-bits está disponible como un prescaler para el Timer0 módulo. incluso si el WDT está desactivado. 0 TIMER1 MODULE WITH GATECONTROL El PIC12F629/675 dispositivos tienen un temporizador de 16 bits.TABLA 4-1: REGISTROS ASOCIADOS CON TIMER0 Leyenda: . Las casillas sombreadas no son usadas por el módulo Timer0.= lugares no se han aplicado. lee como '0 '. 5. Timer1 tiene las siguientes características: ‡ 16-bit del temporizador / contador (TMR1H: TMR1L) ‡ Lectura y escritura ‡ Reloj interno o externo de selección ‡ Funcionamiento síncrono o asíncrono ‡ Interrupción de desbordamiento de FFFFh a 0000h ‡ Despertar en desbordamiento (modo asíncrono) ‡ Entrada externa opcional permite (T1G) ‡ Oscilador LP opcional El registro de control Timer1 (T1CON). FIGURA 5-1: DIAGRAMA DE BLOQUES TIMER1 . u = sin cambios.1. x = desconocido. La Figura 5-1 muestra el diagrama de bloques básicos de la Timer1 módulo. se utiliza para activar / desactivar el Timer1 y seleccionar las distintas funciones del módulo Timer1. se muestra en la Registro de 5. 2: En el modo contador. 5. un flanco de bajada debe ser registrado por el contador antes de la primera ventaja incrementando el aumento de lareloj. el contador de prescaler se borra en una escritura a TMR1H o TMR1L. es Timer1 incrementa en el flanco de subida del reloj externo entrada T1CKI. . Sin embargo. 4 u 8 divisiones de la entrada de reloj. La interrupción se borra en la limpieza de la TMR1IF en el Interrumpir la rutina de servicio. el modo de reloj contador puede se sincroniza con el reloj del sistema microcontrolador o funcionan de forma asíncrona. Timer1 puede utilizar el oscilador LP como una fuente de reloj.1 TIMER1 MODOS DE FUNCIONAMIENTO Timer1 puede funcionar en uno de los tres modos: ‡ 16-bit del temporizador con prescaler ‡ 16-bit contador síncrono ‡ 16-bit contador asíncrono En el modo de temporizador. el reloj del contador / temporizador puede ser cerrada por la entrada T1G. FIGURA 5-2: EDGE TIMER1 INCREMENTO Nota 1: Las flechas indican los incrementos de contador. debe establecer estos bits: ‡ Habilitar la interrupción de Timer1 bits (PIE1 <0>) ‡ poco PEIE (INTCON <6>) ‡ bit GIE (INTCON <7>). Timer1 se incrementa en todos los instrucción de ciclo. Cuando Timer1 rollos más.5. Además. un flanco de bajada debe ser registrado por el contador antes de la primera incrementar el flanco ascendente 5. Los bits T1CKPS (T1CON <05:04>) el control del contador de preescala. Nota: En el modo contador. 2. La preescala contador no está directamente leer o escribir.3 TIMER1 PRESCALER Timer1 tiene cuatro opciones que permite prescaler 1. En contra y los módulos de reloj. Si un oscilador de reloj externa es necesaria (y el microcontrolador está usando el INTOSC w / o CLKOUT).2 INTERRUPCIÓN DEL TIMER1 La pareja Timer1 registro (TMR1H: TMR1L) incrementos a FFFFh y se da la vuelta a 0000h. el bit de interrupción del Timer1 bandera (PIR1 <0>) se establece. A permiten la interrupción de rollover. En el modo contador. Timer1 usa el reloj interno.REGISTRO 5-1: T1CON: TIMER1 REGISTRO DE CONTROL (DIRECCION: 10h) bit 7 bit 6 bit 5-4 bit 3 bit 2 bit 1 bit 0 no se han aplicado: Lee como '0 ' TMR1GE: Puerta Timer1 bit de habilitación Si TMR1ON = 0: Este bit se ignora Si TMR1ON = 1: 1 = Timer1 es en si T1G pin es baja 0 = Timer1 está en T1CKPS1: T1CKPS0: Timer1 entrada de reloj pre-escala trozos Seleccione 11 = Valor de pre-escala 1:08 10 = Valor de pre-escala 1:04 01 = Valor de pre-escala 1:02 00 = Valor de pre-escala 1:01 T1OSCEN: oscilador LP bit de habilitación de control Si INTOSC sin oscilador CLKOUT está activo: 1 = oscilador LP está habilitado para Timer1 reloj 0 = oscilador LP está apagado otra cosa: Este bit se ignora T1SYNC: Timer1 entrada externa de reloj de sincronización poco control TMR1CS = 1: 1 = No sincronizar la entrada de reloj externa 0 = Sincronización de entrada de reloj externa TMR1CS = 0: Este bit se ignora. las precauciones especiales en software se necesitan para leer / escribir el temporizador (Sección 5. Sin embargo. el exterior entrada de reloj no está sincronizado.4 OPERACIÓN TIMER1 EN MODO CONTADOR ASÍNCRONO Si el bit de control T1SYNC (T1CON <2>) se establece. TMR1CS: Timer1 fuente del reloj Seleccione poco 1 = externa de reloj de T1OSO/T1CKI pin (en el flanco de subida) 0 = reloj interno (FOSC / 4) TMR1ON: Timer1 En poco 1 = Permite Timer1 0 = Detiene Timer1 5. que para despertar el procesador.1 "Lectura y escritura en Timer1 Asíncrono modo de contador "). El temporizador continuará funcionando durante el sueño y puede generar una interrupción en caso de desbordamiento.4. . El temporizador continúa incremento asincrónico para los relojes de fase interna. mientras que el registro está incrementando. una externa fuente de cristal o de reloj puede ser usado para incrementar la mostrador. 5.4. Nota: El oscilador requiere una puesta en marcha y estabilización tiempo antes de su uso. plantea ciertos problemas. A escribir contención puede ocurrir por escrito a los registros del temporizador. La oscilador es un oscilador de baja potencia nominal de hasta 37 kHz.Nota: El ANSEL (9Fh) y CMCON (19h) registros debe ser inicializado para configurar un canal analógico como entrada digital. Es activado por establecer el bit de control T1OSCEN (T1CON <3>). 5.1 LECTURA Y ESCRITURA EN TIMER1 MODO CONTADOR ASINCRÓNICO Lectura TMR1H o TMR1L. TRISIO4 y TRISIO5 se establecen. . Se piensa sobre todo para un cristal de 32 kHz. El oscilador Timer1 es compartida con el sistema LP oscilador. Timer1 puede utilizar este modo cuando el reloj del sistema se deriva del oscilador interno. GP4 y GP5 '0 'y TRISIO4 TRISIO5 y se leen µ1¶. Lo continuará funcionando durante el sueño. Si está activado. ya que el contador puede desbordarse entre las lecturas. Al igual que el oscilador LP del sistema. Si el bit GIE (INTCON <7>) está activado. Pines configurarse como entradas analógicas '0 '. mientras que el temporizador está en marcha desde un reloj asíncrono externo garantizará una lectura válida (cuidado de en el hardware). El registro ANSEL se define para el PIC12F675. se recomienda que el usuario simplemente dejar del temporizador y escribir los valores deseados. Sin embargo. el usuario debe proporcionar un tiempo de retardo de software para garantizar oscilador adecuado la puesta en marcha.5 TIMER1 OSCILADOR Un circuito de oscilador de cristal es incorporado entre los pines OSC1 (entrada) y OSC2 (salida del amplificador). 5. En este modo. Para escritura. Para configurar el temporizador para activar el dispositivo: ‡ Timer1 debe estar en (T1CON <0>) ‡ poco TMR1IE (PIE1 <0>) debe estar ‡ poco PEIE (INTCON <6>) se debe establecer El dispositivo para despertar a un desbordamiento. Tabla 9-2 muestra el condensador selección para el oscilador Timer1. Por lo tanto. el dispositivo de atención y salto a la rutina de interrupción en un desbordamiento. el el usuario debe tener en cuenta que la lectura del contador de 16 bits en dos valores de 8 bits en sí. Esto puede producir un valor impredecible en el temporizador de registro.6 OPERACIÓN TIMER1 DURANTE EL SUEÑO Timer1 sólo puede operar durante el sueño cuando la instalación en El modo de contador asíncrono. Por lo tanto. T1OSCEN se debe establecer un plazo adecuado y observados antes de permitir Timer1. se conecta al CIN + 0 = VIN-se conecta a CINbit CM2: CM0: bits modo de comparador La Figura 6-2 muestra los modos comparador y CM2: CM0 configuración de bits bit 3 bit 2-0 . Hay una en el chip comparador de voltaje de referencia que también puede se aplica a una entrada del comparador. contiene los bits de control de la comparación. leído como '0 '. REGISTRO 6-1: CMCON: REGISTRO DE CONTROL COMPARATOR (DIRECCION: 19H) bit 7 bit 6 no se han aplicado: Lee como '0 ' TRIBUNAL: Comparador de bits de salida Cuando CINV = 0: 1 = VIN +> VIN0 = VIN + <VINWhen CINV = 1: 1 = VIN + <VIN0 = VIN +> VINbit bit 5 bit 4 No se han aplicado: Lee como '0 ' CINV: salida del comparador inversión de bits 1 = salida invertida 0 = Salida no invertida de la CEI: entrada del comparador poco interruptor Cuando CM2: CM0 = 110 o 101: 1 = VIN. que se muestra Registrarse 6-1.= no se han aplicado. GP2 puede configurarse como la salida del comparador. Las casillas sombreadas no son usadas por el módulo Timer1. Las entradas para la comparación son multiplexado con el GP0 GP1 y alfileres.TABLA 5-1: REGISTROS ASOCIADOS CON TIMER1 COMO UN TEMPORIZADOR / CONTADOR Leyenda: x = desconocido.0 MÓDULO COMPARADOR Los dispositivos tienen un PIC12F629/675 analógico comparación. El comparador de registro de control (CMCON). 6. Además. u = sin cambios. . la salida del comparador un bajo nivel digital. La Figura 6-2 muestra las ocho posibles modos. Cuando la entrada analógica en VIN + es mayor que la entrada analógica VIN-. Cuando la entrada analógica en VIN + es menos de la entrada analógica VIN-. la salida del comparador nivel que no puede ser válida para un período determinado de tiempo.1. junto con la relación entre los niveles de entrada analógica y la salida digital. De lo contrario.1 OPERACIÓN DEL COMPARADOR Un comparador solo se muestra en la Figura 6. Consulte las especificaciones en la Sección 12. la salida de la comparador es un alto nivel digital.6. figura en el registro de 6-1. El registro TRISIO controla la dirección de los datos de los pines de comparación para cada modo. Si el Modo de comparación se cambia. se utiliza para seleccionar el modo. El registro CMCON. los bits apropiados deben ser programados en el CMCON (19h) de registro. Eliminación de CINV resulta en una salida no invertida. Nota: Para utilizar CIN CIN + y alfileres como analógica entradas. .1 representan la incertidumbre debido a las compensaciones de entrada y el tiempo de respuesta. 6. La polaridad de la salida del comparador se puede invertir al establecer el bit CINV (CMCON <4>).2 CONFIGURACIÓN DEL COMPARADOR Hay ocho modos de operación para la comparación. Nota: las interrupciones del comparador debe ser desactivada durante un cambio de modo de comparador. una alarma falsa puede ocurrir. Una tabla completa que muestra las condiciones de salida del Estado frente a la entrada y el bit de polaridad se muestra en la Tabla 6 1. Las áreas sombreadas de la salida del comparador en la Figura 6.0 "eléctrico Especificaciones´. 3 CONEXIÓN DE ENTRADA ANALÓGICA CONSIDERACIONES Un circuito simplificado para una entrada analógica se muestra en la Figura 6-3. Cualquier externo componente conectado a un pin de entrada analógica. por lo tanto. debe estar entre VSS y VDD. tales como un condensador o un diodo Zener. Si el voltaje de entrada se desvía de esta gama de más de 0.FIGURA 6-2: COMPARATOR I / O MODOS DE FUNCIONAMIENTO 6. La entrada analógica.6 V en ambos sentidos. Dado que los pines analógicos están conectados a una salida digital. FIGURA 6-3: MODO DE ENTRADA ANALÓGICA . uno de los diodos está polarizado y un latch-up puede ocurrir. que han polarizado inversamente diodos a Vdd y VSS. debe tener muy poca corriente de fuga. A impedancia de la fuente máxima de 10 k es recomendada para las fuentes analógicas. Pines configurados como entradas digitales convertir una entrada analógica de acuerdo con la TTL tipo de entrada.4 COMPARADOR DE SALIDA La salida del comparador. mientras que el comparador se encuentra en una Modo de salida. registro de 6-2. todos los pines configurarse como entradas analógicas se lee como una µ0¶.5. se lee a través de la CMCON registro. FIGURA 6-4: SALIDA DE MODIFICAR COMPARATOR DIAGRAMA DE BLOQUES 6. 6. 2: Niveles analógicos en cualquier pin que se define como una entrada digital. la salida de GP2 es asíncrona con el reloj interno. en un rango de alta y 16 en un rango bajo.5.6. Las siguientes ecuaciones determinan las tensiones de salida: VRR = 1 (gama baja): CVREF = (VR3: vr0 / 24) x VDD VRR = 0 (gama alta): CVREF = (VDD / 4) + (VR3: vr0 x VDD / 32) . Nota 1: Al leer el registro GPIO. el tribunal. Cuando en uno de estos modos. El TRISIO <2> bit funciona como una salida de habilitación / desactivar el pin GP2. controla la tensión módulo de referencia se muestra en la Figura 6.1 CONFIGURACIÓN DE LA TENSIÓN REFERENCIA La tensión de referencia puede dar salida a 32 de tensión distinta niveles de 16. El comparador de salida también puede ser directamente a la clavija de salida en GP2 tres de los ocho modos posibles. como se muestra en Figura 6-2. puede hacer que el buffer de entrada a consumir más corriente que se especificada. La señal de referencia interna utilizado por cuatro de los modos comparador ocho. Este bit es de sólo lectura.5 COMPARADOR DE REFERENCIA El módulo de comparación también permite la selección de un referencia de tensión generados internamente por una de las entradas de comparación. Figura 6-4 muestra la salida del comparador diagrama de bloques. La VRCON registro. 7 OPERACIÓN DURANTE EL SUEÑO Tanto la comparación y referencia de tensión. Mientras que la comparación se activa durante el sueño. si está habilitado antes de entrar en modo de suspensión. 6. Si la referencia interna cambia. VRCON <7> = 0.8 EFECTOS DE UN REINICIO A Reiniciar el dispositivo obliga al CMCON y VRCON se registra en sus estados de Reset. La tensión de referencia es VDD derivados y por lo tanto.6. FIGURA 6-5: TENSIÓN COMPARATOR REFERENCIA DIAGRAMA DE BLOQUES 6.5. Si el dispositivo se activa de sueño. Esto obliga a la módulo de comparación de estar en el restablecimiento del comparador modo.2 REFERENCIA DE TENSIÓN PRECISIÓN / ERROR La gama completa de VSS a VDD no puede realizarse debido a la la construcción del módulo. el contenido de la CMCON y VRCON registros no se ven afectados. y la tensión de referencia. A minimizar el consumo de energía en modo de sueño. después de seleccionar un nueva referencia de tensión o de la fuente de entrada. el plazo máximo de la tensión de referencia interna debe ser considerado cuando se utilizan las salidas de comparación. a su vez de la comparación. La precisión absoluta de la prueba comparador Voltaje de referencia se puede encontrar en la sección 12.0 "Especificaciones eléctricas". 6. La corriente adicional consumida por la comparación y la referencia de tensión se muestra por separado en las especificaciones.6 TIEMPO DE RESPUESTA DEL COMPARADOR El tiempo de respuesta es el tiempo mínimo. una interrupción será reactivar el dispositivo. CM2: . antes de la salida del comparador se asegura de tener un nivel de validez. Esto da lugar a corrientes de sueño mayor que el indicado en el pliego de power-down. Los transistores en el superior e inferior de la red de escalera resistencia (Figura 6-5) mantener CVREF de acercarse o VSS VDD. se mantienen activas durante Sueño. el plazo máximo de los comparadores se debe utilizar (Tabla 12-7). los cambios en la producción a las fluctuaciones en CVREF VDD. CM2: CM0 = 111. De lo contrario. el bit GIE también se debe establecer. como se lee en CMCON <6>. aunque la CMIF poco todavía se puede establecer si una condición de interrupción ocurre. El bit CMIE (PIE1 <3>) y el bit PEIE (INTCON < 6>) deben estar configurados para permitir la interrupción. b) Quitar marca CMIF poco. La Poco CMIF. es la bandera de interrupción del comparador. puede borrar la interrupción de la siguiente manera: a) Cualquier lectura o escritura de CMCON.CM0 = 000 y la tensión de referencia a su estado de apagado. REGISTRO 6-2: VRCON: VOLTAJE DE REFERENCIA DE CONTROL DE REGISTRO (DIRECCIÓN: 99H) bit 7 bit 6 bit 5 bit 4 bit 3-0 VREN: CVREF bit de habilitación 1 = CVREF circuito de encendido 0 = CVREF circuito de apagado. no hay fuga de IDD no se han aplicado: Lee como '0 ' VRR: Rango CVREF poco Selección 1 = baja gama 0 = alta gama no se han aplicado: Lee como '0 ' VR3: vr0: CVREF selección de valores 0e VR [03:00] e15 Cuando VRR = 1: CVREF = (VR3: vr0 / 24) * VDD Cuando VRR = 0: CVREF = VDD / 4 + (VR3: vr0 / 32) * VDD 6. PIR1 <3>. un interrumpir la simulación puede ser iniciado. Esto pondrá fin a la desajuste condición. la interrupción no está habilitada.9 LAS INTERRUPCIONES DEL COMPARADOR La bandera de interrupción del comparador se fija cada vez que hay un cambio en el valor de salida del comparador. Este bit debe ponerse a cero en el software en la limpieza a µ0¶. que determinar el cambio real que se ha producido. Si cualquiera de estos bits se despejado. Por lo tanto. en la rutina de interrupción. Software necesario para mantener la información acerca de la estado de los bits de salida. Ya que también es posible escribir un '1 'en este registro. El usuario. Además. todas las entradas posibles entradas analógicas con la referencia de comparación y la tensión con discapacidad consumir la menor posible en curso. . Las casillas sombreadas no son usadas por el módulo de comparación.= no se han aplicado. El convertidor genera una resultado binario a través de aproximaciones sucesivas y tiendas el resultado en un registro de 10 bits. y permiten CMIF indicador de bits que desea borrar. Lectura CMCON pondrá fin a la condición de desigualdad. multiplexados en un muestreo y retención circuito. leído como µ0¶. entonces la CMIF (PIR1 <3>) bandera de interrupción no puede listos. . Figura 7-1 muestra el diagrama de bloques de la A / D en el PIC12F675. La salida de la muestra y mantenga conectado a la entrada del convertidor.0 ANALÓGICO A DIGITAL CONVERTIDOR (A / D) MÓDULO (PIC12F675 SOLAMENTE) El convertidor de analógico al digital (A / D) permite conversión de una señal de entrada analógica a un binario de 10 bits representación de la señal. La referencia de tensión utilizado en la conversión es seleccionable por software a cualquiera VDD o un voltaje aplicado por el pin VREF. Nota: Si un cambio en el registro CMCON (CORTE) debe de ocurrir cuando una operación de lectura es en ejecución (inicio del ciclo Q2). FIGURE 7-1: A/D BLOCK DIAGRAM . TABLA 6-2: REGISTROS ASOCIADOS CON MÓDULO COMPARADOR Leyenda: x = desconocido. 7. u = sin cambios.Una condición de desigualdad seguirá marcando CMIF indicador de bits. El PIC12F675 tiene cuatro entradas analógicas. ADCON0 (registro 7-1) 2. establecer el correspondiente bit ANS para desactivar la entrada digital buffer. AN0 través AN3.1. Hay siete posibles opciones de reloj: ‡ FOSC / 2 ‡ FOSC / 4 ‡ FOSC / 8 ‡ FOSC/16 ‡ FOSC/32 ‡ FOSC/64 ‡ FRC (dedicado oscilador interno RC) Para la conversión correcta. La tabla 7-1 muestra un cálculo TAD pocas seleccionadas frecuencias.3 REFERENCIA DE TENSIÓN Hay dos opciones para la referencia de tensión a la Convertidor A / D: o VDD se utiliza. 7.1 PINS PUERTO ANALÓGICO El ANS3: ANS0 bits (ANSEL <03:00>) y la TRISIO bits de control de la operación de los pines A / D del puerto.1. la fuente del reloj de la conversión es seleccionable por software a través de la Bits de ADCS (ANSEL <06:04>). el reloj de conversión A / D (1/TAD) deben ser seleccionados para asegurar un mínimo de TAD 1. Establecer los correspondientes bits de TRISIO para configurar el driver de salida pin a su estado de alta impedancia. El bit VCFG (ADCON0 <6>) controla la selección de tensión de referencia. TABLA 7-1: FRECUENCIAS VS TAD DISPOSITIVO EN FUNCIONAMIENTO . 7. Nota: voltajes analógicos en cualquier pin que se define como una entrada digital puede hacer que la entrada tampón para conducir la corriente en exceso. Del mismo modo. Si VCFG se establece.2 SELECCIÓN DE CANALES Hay cuatro canales analógicos en el PIC12F675. de lo contrario. ANSEL (Registro 7-2) 7. o un voltaje analógico aplicado a VREF se utiliza.1 CONFIGURACIÓN / D Y EL FUNCIONAMIENTO Hay dos registros disponibles para controlar la funcionalidad del módulo A / D: 1.1. 7.4 CONVERSIÓN DE RELOJ El ciclo de conversión A / D requiere 11 TAD.1. VDD es la referencia. entonces el voltaje en el pin VREF es la referencia.6 us. El CHS1: CHS0 trozos (ADCON0 <03:02>) que el control del canal está conectado a la muestra y el circuito de espera.7. A raíz de la demora. Cuando la conversión es completo. La Figura 7-2 muestra los formatos de salida. El ADRESH: ADRESL registros no se actualizan con la parte completa La conversión A / D de la muestra. el / GO HECHO poco se pueden borrar en software. la selección de otra fuente de reloj se recomienda. 7.1. . 7.0V. 2: Los valores de violar el mínimo tiempo requerido TAD. el módulo A / D: ‡ Borra el bit GO / DONE ‡ Establece la bandera ADIF (PIR1 <6>) ‡ Genera una interrupción (si está activado) Si la conversión debe ser abortado. la fuente de A / D RC reloj sólo se recomienda si la conversión se llevará a cabo durante el sueño. 3: Para los tiempos de conversión más rápida. En cambio. El bit ADFM (ADCON0 <7>) controla el formato de salida. Después de una conversión abortada. el ADRESH: registros ADRESL mantendrá el valor de la conversión previa.1. 4: Cuando la frecuencia del dispositivo es mayor que 1 MHz. la adquisición de entrada es inicia automáticamente en el canal seleccionado.6 CONVERSIÓN DE SALIDA La conversión A / D se pueden suministrar en dos formatos: a la izquierda o desplazado a la derecha.Nota 1: La fuente de A / D RC tiene un tiempo de TAD típico de 4 us para VDD> 3. un 2 retraso TAD se requiere antes de una adquisición puede ser iniciado.5 PUESTA A LA CONVERSIÓN La conversión A / D se inicia mediante el establecimiento de la GO / DONE bit (ADCON0 <1>). Nota: El bit GO / DONE no debe establecerse en el misma instrucción que se convierte en el A / D. Este bit se borra automáticamente por hardware cuando la conversión A / D ha finalizado. 0 = A / D Conversión de moneda / no en el progreso ADON: conversión A / D bit de estado 1 = A / D del módulo está en funcionamiento 0 = convertidor A / D está apagado y no consume operativo actual .FIGURA 7-2: 10-BIT A / D DE RESULTADO FORMATO REGISTRO 7-1: ADCON0: A / D REGISTRO DE CONTROL (DIRECCIÓN: 1FH) bit 7 bit 6 bit 3-2 bit 0 ADFM: A / D de resultado Formado poco Seleccione 1 = Justificado a la derecha 0 = justificado a la izquierda VCFG: bit de referencia de tensión 1 = VREF pin 0 = VDD poco no se han aplicado 5-4: Lee como '0 ' CHS1: CHS0: Seleccione el canal análogo trozos Canal 00 = 00 (AN0) 01 = Canal 01 (AN1) Canal 10 = 02 (AN2) Canal 11 = 03 (AN3) 1 bit GO / DONE: conversión A / D bit de estado 1 = A / D conversión del ciclo en curso. Al activar este bit se inicia un A / D ciclo de conversión. ) 1 entrada analógica =. El interruptor de toma de muestras (RSS) impedancia varía con la tensión del dispositivo (VDD). pin se asigna al puerto o función especial Nota 1: Definición de un pin a una entrada analógica se desactiva automáticamente el circuito de entrada digital.2 es el error máximo permitido para el A / D para cumplir con la resolución especificada.2 A / D REQUISITOS DE ADQUISICIÓN Para el convertidor A / D para cumplir con su precisión especificada. respectivamente. El error de LSB 1. La impedancia máxima recomendada para fuentes analógicas es de 10 k . 7. Esta ecuación supone que 1 / 2 LSB de error se utiliza (1024 pasos para el A / D). débil pull-ups. Ecuación 7-1 puede ser utilizado. la fuente impedancia (RS) y el interruptor de muestreo internos (RSS) impedancia afectan directamente al tiempo necesario para cargar la CHOLD condensador. consulte Figura 7-3.REGISTER 7-2: ANSEL: ANALOG SELECT REGISTER (ADDRESS: 9FH) bit 7 bit 6-4 bit 3-0 no se han aplicado: Lee como '0 ' ADCS <2:00>: A / D Conversión bits de reloj Seleccione 000 = Fosc / 2 001 = Fosc / 8 010 = Fosc/32 x11 = FRC (reloj derivado de un oscilador interno dedicado max = 500 kHz) 100 = Fosc / 4 101 = Fosc/16 110 = Fosc/64 ANS3: ANS0: Analógico Seleccione los bits (Entre la función analógica o digital en los pines AN <03:00>. A medida que la impedancia se reduce. esta adquisición se debe realizar antes de la conversión se puede iniciar. pin se asigna como entrada analógica (1) 0 = E / S digitales. Después de que el canal de entrada analógica se selecciona (cambiar).7. el tiempo de adquisición puede ser disminuido. el condensador de la celebración de carga (CHOLD) se debe permitir a plena carga con el nivel de tensión de entrada del canal. Para calcular el tiempo de adquisición mínimo. . El bit correspondiente TRISIO se debe establecer en el modo de entrada a fin de permitir el control externo de la tensión en el pin. y de interrupción en cambio. La modelo de entrada analógica se muestra en la Figura 3. Cuando la fuente de reloj RC es seleccionado. el bit GO / DONE se borra. 2: La carga de retención de condensadores (CHOLD) no está dado de alta después de cada conversión. FIGURA 7. una instrucción SLEEP causa la conversión presente de ser abortado. Cuando el A / D fuente de reloj es algo más que RC. 3: La impedancia máxima recomendada para fuentes analógicas es de 10 k . . el dispositivo despierta del sueño.3: MODELO DE ENTRADA ANALÓGICA 7.05 s / ° C)] TC = CHOLD (RIC + RSS + RS) en (1 / 2047) =. lo que elimina gran parte del ruido de conmutación de la conversión.120pF (1k Ÿ + 7k Ÿ + 10k Ÿ ) En un (0. Si el A / D de interrupción no está habilitada. Esto permite que la instrucción SLEEP que se ejecutado. Si el A / D interrupción es activada. La Poco ADON permanece activada.0004885) =16. Esto requiere que el A / D fuente de reloj que se establece en el RC oscilador interno. y el resultado se carga en el ADRESH: registros ADRESL. aunque el poco ADON permanece activada.47 us = 2 us + 16. el A / D espera una instrucción antes de iniciar la conversión.3 UNA OPERACIÓN / D DURANTE EL SUEÑO El módulo convertidor A / D puede funcionar durante el sueño. ya que se anula.47 us + [(50 ° C -25 0C) (0.72 us Tacq Nota 1: La tensión de referencia (VREF) no tiene ningún efecto en la ecuación. Cuando la conversión haya terminado.05 us / 0C) =19.Tacq = Tiempo de establecimiento amplificador + Tiempo de espera condensador de carga + Coeficiente de temperatura =TAMP + TC + TCOFF =2 us TC + + [(temperatura de -25 ° C) (0. y el módulo A / D está apagado. el módulo A / D es apagado. Esto es necesario para cumplir con el pin fuga de especificación. así como de un chip a chip. consulte las especificaciones de CA para límites exactos.0 DATOS DE LA MEMORIA EEPROM La memoria EEPROM de datos es de lectura y escritura durante el funcionamiento normal (rango VDD completo). el módulo A / D está apagado y en espera de alguna la conversión es abortado. La EEPROM memoria de datos está clasificado para borrar de alta / ciclos de escritura. Hay cuatro SFR utiliza para leer y escribir esta memoria: ‡ EECON1 ‡ EECON2 (no un registro implementados físicamente) ‡ EEDATA ‡ EEADR EEDATA contiene los datos de 8 bits de lectura / escritura. PIC12F629/675 dispositivos tienen 128 bytes de datos en la EEPROM con un rango de direcciones de 0h a 7Fh. TABLE 7-2: SUMMARY OF A/D REGISTERS Leyenda: x = desconocido. El programador de dispositivos ya no puede acceder esta memoria. la escritura el tiempo puede variar con el voltaje y temperatura.7. la CPU puede continuar a leer y escribir datos en la EEPROM la memoria. Así. Esta memoria es que no están directamente asociadas en el espacio del archivo de registro. El momento de la escritura está controlado por un temporizador en el chip. Por favor. y EEADR contiene la dirección de la ubicación EEPROM que se accede. u = sin cambios. En cambio. se abordan indirectamente a través de la especial Registros de la función. . El ADRESH: ADRESL registros no se han modificado.= no se han aplicado lee como µ0¶. Las casillas sombreadas no se utilizan para un módulo convertidor A / D. Un byte escribir borra automáticamente la ubicación y escribe los nuevos datos (borrado antes de escribir). . La memoria EEPROM de datos permite a los bytes de lectura y escritura.4 EFECTOS DE LA RESTAURACIÓN A Reiniciar el dispositivo obliga a todos los registros a su estado Reset. 8. Cuando la memoria de datos está protegida por el código. . Bits de control RD y WR inician leer y escribir. el bit WREN es claro. Sólo siete de los ocho bits en el registro (EEADR <06:00>) son obligatorios. Reset siguiente. El bit superior siempre debe ser '0 'para seguir siendo al alza compatible con los dispositivos que tienen más datos en la EEPROM la memoria. El bit es WRERR establece cuando una operación de escritura se interrumpe por un MCLR Reset. Los datos y la dirección se borrarán. La MSB (bit 7) se ignora. respectivamente. Que se borran en el hardware al finalizar de la lectura o escritura. o un WDT tiempo de espera restablecer durante el funcionamiento normal la operación.REGISTRO 8-1: EEDAT: EEPROM DE REGISTRO DE DATOS (DIRECCIÓN: 9AH) bit 7 no se han aplicado: Debe ser '0 ' bit 6-0 EEADR: Especifica uno de los 128 lugares de EEPROM de lectura / escritura de la operación 8. cuando se establece. En estas situaciones. Este bit debe . en software. Los cuatro bits superiores no son implementados y leer como '0 's. la terminación de una operación de escritura. EEIF interrumpir bit indicador en el registro PIR1 se establece cuando de escritura. Estos bits no se puede borrar. claro. por lo tanto. El bit WREN.2 EECON1 Y EECON2 REGISTROS EECON1 es el registro de control con cuatro bits de orden inferior ejecuta físicamente. La incapacidad para eliminar el Bit WR de software impide la prematura accidental. sólo se establece. 8. permitirá una operación de escritura. el usuario Puede comprobar el poco WRERR.1 EEADR El registro EEADR puede direccionar hasta un máximo de 128 bytes de datos en la EEPROM. y volver a escribir la ubicación. los registros y EEDATA EEADR tendrá volver a ser inicializado. En el arranque. ) 0 = ciclo de escritura en la EEPROM de datos se completa RD: Lee bits de control 1 = Inicia una lectura de EEPROM (Leído toma un ciclo. el usuario debe escribir la dirección para el registro y establecer entonces EEADR el bit de control RD (EECON1 <0>). Por lo tanto. EEDATA contiene este valor hasta que otra lectura. en el siguiente ciclo. RD se borra en el hardware. . cualquier Restablecer WDT durante el funcionamiento normal funcionamiento o detectar DBO) 0 = La operación de escritura completa WREN: EEPROM Escribir bit de habilitación 1 = Permite ciclos de escritura 0 = Inhibe la escritura en la EEPROM de datos WR: Escribir poco control 1 = Inicia un ciclo de escritura (el bit se restablece una vez que el hardware de escritura. lectura EECON2 leerá todos los '0 's. EECON2 no es un registro físico. REGISTER 8-3: EECON1: EEPROM CONTROL REGISTER (ADDRESS: 9CH) bit 7-4 bit 3 bit 2 bit 1 bit 0 No se han aplicado: Lee como '0 ' WRERR: Error EEPROM poco Bandera 1 = Una operación de escritura se termine antes de tiempo (cualquier Restablecer MCLR. sin despachar. en el registro EEDATA. como se muestra en Ejemplo 8-1. 0 = no inicia una lectura EEPROM 8. sin despachar. o hasta que se escribe por el usuario (durante una operación de escritura). en el software. El registro se utiliza EECON2 exclusivamente en la secuencia de escribir datos en la EEPROM.ser aclarado en el software.3 LECTURA DE LOS DATOS DE EEPROM MEMORIA Para leer una ubicación de memoria de datos. El poco desarrollo rural sólo puede establecer. puede ser leer en la siguiente instrucción. en el software). Los datos están disponibles. El bit WR solo puede establecer. Le Recomendamos que las interrupciones se desactivará durante este segmento de código. EJEMPLO 8-2: DATOS DE ESCRIBIR EEPROM La escritura no se iniciará si la secuencia anterior no es seguido exactamente (55h a escribir EECON2. Un recuento de ciclo se ejecuta durante el requiere la secuencia. Al finalizar el ciclo de escritura. El bit WR se se inhibe de ser establecido a menos que el bit WREN se establece. El usuario debe mantener el bit WREN claro en todo momento. el bit WREN en EECON1 se debe establecer en permiten escribir. Este mecanismo impide accidental escribe datos en la EEPROM por errante (inesperado) la ejecución de código (es decir. El bit WREN no se borra por hardware. El bit EEIF (PIR <7>) registro debe ser aprobado por el software.4 ESCRIBIENDO A LOS DATOS DE EEPROM MEMORIA Para escribir una ubicación EEPROM de datos. El usuario puede permitir que esta interrupción o la encuesta de este bit. el usuario debe seguir una secuencia específica para iniciar la escritura de cada byte. Cualquier número que no es igual a la ciclos necesarios para ejecutar la secuencia requerida evitar que los datos se escriben en la EEPROM. el bit WR es despejado en el hardware y el EE Escribir completa Poco de la bandera de interrupción (EEIF) se establece. la limpieza de la Bit WREN no afectará a este ciclo de escritura. los programas de pérdida). como muestra en el Ejemplo 8-2. entonces el bit WR) para cada byte. excepto cuando actualización de EEPROM. . Después de una secuencia de escritura se ha iniciado. el usuario debe primero escribir la dirección en el registro y los datos EEADR en el registro EEDATA. escribir a AAh EECON2. A continuación. Además.EJEMPLO 8-1: DATOS EEPROM LEA 8. las variables que cambian con poca frecuencia (como constantes.6 PROTECCIÓN CONTRA ESCRIBIR ESPURIAS Hay condiciones en las que el dispositivo no lo desea. una buena programación la práctica pueden determinar que el valor escrito en los datos EEPROM debe ser verificada (véase el Ejemplo 8-3) a la valor deseado para ser escrito. puede escribir en la memoria de datos EEPROM. EJEMPLO 8-3: ESCRIBIR VERIFICAR 8. las variables del programa u otros datos que se actualizan a menudo). byte direccionable serie que ha sido optimizado para el almacenamiento de la información con frecuencia cambiantes (por ejemplo. Además. Si este no es el caso. Por esta razón. calibración.8. Para protegerse contra espurias EEPROM escribe. WREN se borra.5 ESCRIBIR VERIFICAR Dependiendo de la aplicación. diversos mecanismos se han ha construido adentro En el arranque. etc. Los valores que cambian con frecuencia serán típicamente actualizados con más frecuencia que las especificaciones D120 o D120A. 8.1 USO DE LA EEPROM DE DATOS La EEPROM de datos es un de alta resistencia. ID.) deben ser almacenados en la memoria de programa Flash. el Power-up Timer (72 ms de duración) impide EEPROM escribir.5. La escritura iniciar la secuencia y el bit WREN juntos ayudar a prevenir una escritura accidental en: ‡ brown-out ‡ Potencia de fallo ‡ El software de funcionamiento . una actualización de matriz debe ser realizada. Esto evita que cualquiera de los ceros de programación en los existentes código (que se ejecutan como NOP) para llegar a un agregado de rutina.Power-up Timer (PWRT) . 9. La familia ha PIC12F629/675 una serie de características como la intención de: ‡ Maximizar la fiabilidad del sistema ‡ minimizar los costes mediante la eliminación de los externos componentes ‡ proveer de ahorro de energía modos de funcionamiento y ofrecen código de protección Estas características son las siguientes: ‡ Oscilador de selección ‡ Restablecer . Las casillas sombreadas no son utilizadas por los datos del módulo de memoria EEPROM.7 LOS DATOS EEPROM DURANTE LA OPERACIÓN CÓDIGO DE PROTECCIÓN Memoria de datos puede ser un código protegido por la programación el bit de CPD a µ0¶.Oscilador Start-up Timer (OST) .8. Nota 1: EECON2 no es un registro físico. q = valor depende de la condición. u = sin cambios.Power-on Reset (POR) . la CPU es capaz de leer y escribir datos en la EEPROM de datos. Programación lugares no utilizados a '0 'también ayudará a evitar que la memoria de protección de datos de código se convierta en violada. . programado en la memoria de programa sin usar.= no se han aplicado lee como '0 '.0 CARACTERÍSTICAS ESPECIALES DE LA CPU Ciertos circuitos especiales que se ocupan de las necesidades reales de aplicaciones de tiempo son lo que diferencia a un microcontrolador aparte de otros procesadores. que envía el contenido de la memoria de datos. Cuando la memoria de datos está protegida con el código. TABLA 8-1: REGISTROS / BITS ASOCIADOS CON DATOS EN LA EEPROM Leyenda: x = desconocido. Es recomienda al código de protección de la memoria del programa cuando el código de protección de datos de la memoria.Detección de Brown-out (DBO) ‡ Interrumpe ‡ Watchdog Timer (WDT) . ‡ Dormir El PIC12F629/675 tiene un temporizador de vigilancia que se controlado por los bits de configuración. Se sale fuera de su propio RC oscilador para mayor fiabilidad. Hay dos temporizadores que ofrecer plazos necesarios en el arranque. Una de ellas es la Oscillator Startup Timer (OST), la intención de mantener la chip en Reset hasta que el oscilador de cristal es estable. El otro es el temporizador de encendido (PWRT), que proporciona un retardo fijo de 72 ms (nominal) en el arranque solamente, diseñado para mantener la parte de Reset mientras el poder la oferta se estabilice. También hay circuitos para restablecer el dispositivo si un apagón ocurre-, lo que puede proporcionar por lo menos de 72 ms Reset. Con estas tres funciones en el chip, mayoría de las aplicaciones no necesitan circuitos de reset externo. El modo de suspensión está diseñado para ofrecer una corriente muy baja Apagando el modo. El usuario puede despertar del sueño a través de: ‡ Restablecer Externo ‡ Watchdog Timer despertador ‡ Una interrupción Varias opciones de oscilador también están disponibles para permitir a la parte para adaptarse a la aplicación. La opción INTOSC ahorra el costo del sistema, mientras que la opción de cristal LP ahorra el poder. Un conjunto de bits de configuración se utiliza para seleccionar varias opciones (ver Registro 9.2). 9.1 CONFIGURACIÓN DE BITS Los bits de configuración se pueden programar (que se lee '0 '), O deja sin programar (se lee como '1') para seleccionar los diversos configuraciones de dispositivos, como se muestra en el Registro 9.2. Estos los bits se asignan en el programa 2007h ubicación de memoria. Nota: 2007h Dirección está más allá del programa de usuario espacio de memoria. Pertenece a la especial configuración espacio de memoria (2000h-3FFFh), que sólo se puede acceder durante la programación. REGISTRO 1.9: CONFIG: LA PALABRA DE CONFIGURACIÓN (DIRECCIÓN: 2007H) bits 13-12 bit 11-9 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2-0 BG1: BG0: bits Bandgap de calibración para la DBO y la tensión POR (1) 00 = bajo voltaje bandgap 11 = Tensión máxima del gap No se han aplicado: Lee como '0 ' poco CPD 8: Código de datos poco de Protección (2) 1 = la memoria de protección de datos de código está desactivado 0 = memoria de protección de datos de código está habilitado CP: Código de Protección de bits (3) 1 = Programa de Protección de la memoria de código está desactivado 0 = Programa de memoria el código de protección está activado BODEN: Brown-out detectar el bit de habilitación (4) 1 = DBO permitido 0 = DBO discapacitados MCLRE: Función GP3/MCLR Pin poco Seleccione (5) 1 = GP3/MCLR función del pin es MCLR 0 = función del pin de GP3/MCLR es E / S digitales, MCLR internamente ligado a VDD PWRTE: Power-up Timer bit de habilitación 1 = PWRT discapacitados 0 = PWRT habilitado WDTE: Watchdog Timer bit de habilitación 1 = WDT habilitado 0 = WDT desactivado FOSC2: FOSC0: bits de selección del oscilador 111 = oscilador RC: La función de CLKOUT en GP4/OSC2/CLKOUT pin, RC en GP5/OSC1/CLKIN 110 = oscilador RC: I / O en función de pin GP4/OSC2/CLKOUT, RC en GP5/OSC1/CLKIN 101 = oscilador INTOSC: función CLKOUT en el pin GP4/OSC2/CLKOUT, E / S en función de GP5/OSC1/CLKIN 100 = oscilador INTOSC: I / O en función de pin GP4/OSC2/CLKOUT, E / S en función de GP5/OSC1/CLKIN 011 = EC: I / O en función de GP4/OSC2/CLKOUT pin, CLKIN en GP5/OSC1/CLKIN 010 = oscilador HS: Alta velocidad de cristal / resonador en GP4/OSC2/CLKOUT y GP5/OSC1/CLKIN 001 = oscilador XT: Cristal / resonador en GP4/OSC2/CLKOUT y GP5/OSC1/CLKIN 000 = oscilador LP: cristal de baja potencia en GP4/OSC2/CLKOUT y GP5/OSC1/CLKIN Nota 1: Los bits de calibración Bandgap están programados de fábrica y debe ser leído y guardado antes de borrar el dispositivo tal como se especifica en la especificación de programación PIC12F629/675. Estos bits se reflejan en una exportación de la palabra de configuración. Herramientas de desarrollo de Microchip mantener todos los bits de calibración de los ajustes de fábrica. 2: La totalidad de los datos EEPROM se borrarán cuando el código de protección está desactivado. 3: La memoria del programa en su totalidad será borrada, incluyendo el valor OSCCAL, cuando el código de protección está desactivado. 4: Habilitación de Brown-out de detección no habilita automáticamente Power-up Timer. 5: Cuando MCLR se afirma en INTOSC o el modo RC, el oscilador de reloj interno está desactivado. 9.2 Configuraciones del oscilador 9.2.1 TIPOS DE OSCILADOR El PIC12F629/675 puede ser operado en ocho diferentes modos de oscilador opción. El usuario puede programar tres Los bits de configuración (a través de FOSC2 FOSC0) para seleccionar uno de estos ocho modos: ‡ LP de bajo consumo de cristal ‡ XT Crystal / Resonador ‡ HS de alta velocidad de Cristal / Resonador ‡ RC externo Condensador Resistor / (2 modos) ‡ INTOSC oscilador interno (2 modos) ‡ Reloj exterior de la CE en 9.2.2 OSCILADOR DE CRISTAL / CERÁMICA RESONADORES En los modos XT, LP o HS un resonador de cristal o de cerámica está conectado a la OSC1 y OSC2 pines para establecer oscilación (ver Figura 9-1). el PIC12F629/675 diseño de oscilador requiere el uso de un corte paralelo cristal. El uso de un cristal tallado, pueden producir una serie frecuencia fuera de los fabricantes de cristal las especificaciones. Cuando en los modos XT, LP o HS, la dispositivo puede tener una fuente de reloj externa para impulsar el OSC1 pin (ver Figura 9-2). FIGURA 9-1: FUNCIONAMIENTO DE CRISTAL (O CERAMIC RESONATOR) HS, XT O OSC LP CONFIGURACIÓN 9.2.3 RELOJ DEL EXTERNAL ADENTRO Para aplicaciones donde un reloj ya está disponible otra parte, los usuarios pueden conducir directamente a la / PIC12F629/675, siempre que esta fuente de reloj externa cumple con los AC / DC los requisitos de tiempo en la Sección 12.0 "Especificaciones eléctricas". La Figura 9-3 muestra cómo la combinación de R / C conectado. La operación y funcionalidad del oscilador RC es depende de una serie de variables. FIGURA 9-3: MODO RC OSCILADOR 9. El usuario también debe tomar en cuenta para la la tolerancia de los componentes externos de I y C. La diferencia en la capacitancia marco de conexión entre los tipos de paquete también afectan la frecuencia de oscilación.La Figura 9-2 muestra cómo un circuito de reloj externo debe estar configurado. sobre todo para personas de bajos CEXT valores.0 "Especificaciones eléctricas".2.4 RC OSCILADOR Para aplicaciones donde el momento preciso no es un requisito. La frecuencia del oscilador puede variar de una unidad a otra por a la variación normal de parámetros de proceso. Consulte la tabla Especificaciones. .5 INTERIOR 4 MHZ OSCILADOR Cuando se calibra el oscilador interno proporciona una fija 4 MHz (nominal) del reloj del sistema. Sección 12. el RC frecuencia del oscilador es una función de: ‡ Tensión de alimentación ‡ Resistencia (Rext) y el condensador (CEXT) los valores ‡ Temperatura de funcionamiento. Hay dos opciones disponibles para este modo de oscilador que permiten GP4 para ser utilizado como un propósito general de E / S o en la salida FOSC / 4.2. para obtener información sobre la variación en el voltaje y la la temperatura. la opción de oscilador RC está disponible. 9. Hay dos opciones disponibles para este modo de oscilador que permiten GP4 para ser utilizado como un propósito general de E / S o en la salida FOSC / 4. 9.2.5.1 CALIBRACIÓN DEL OSCILADOR INTERNO Una instrucción de calibración se programa en la última ubicación de la memoria del programa. Esta instrucción es un RETLW XX, en el literal es el valor de calibración. El literal se coloca en el registro OSCCAL para establecer el calibración del oscilador interno. Ejemplo 9-1 muestra cómo calibrar el oscilador interno. Para un mejor funcionamiento, separar (con capacidad) VDD y VSS lo más cerca posible del dispositivo como sea posible. Nota: Borrado del dispositivo también se borrará la pre-programados valor de la calibración interna de el oscilador interno. El valor de calibración debe ser salvado antes de borrar parte como especificados en la programación PIC12F629/675 especificación. Microchip para el Desarrollo Herramientas de mantener todos los bits de calibración para los ajustes de fábrica. EJEMPLO 9.1: CALIBRACIÓN DE LOS OSCILADOR INTERNO 9.2.6 CLKOUT El PIC12F629/675 dispositivos se pueden configurar para proporcionar un reloj de la señal en el INTOSC y RC modos de oscilador. Cuando se configura el oscilador frecuencia dividida por cuatro (FOSC / 4) se emite en el GP4/OSC2/CLKOUT pin. FOSC / 4 puede ser utilizado para la prueba propósitos o para sincronizar otra lógica. 9.3 RESTABLECER La diferencia entre los distintos PIC12F629/675 tipos de Reset: a) Power-on Reset (POR) b) Restablecer WDT durante el funcionamiento normal c) Restablecer WDT durante el sueño d) MCLR Restauración durante la operación normal e) Restablecer MCLR durante el sueño f) Detectar Brown-out (DBO) Algunos registros no se vean afectados en cualquier condición de Reset; su estado es desconocido en el POR y cambios de ninguna Perdí otros. La mayoría de los demás registros se reajustan a un Reset " Estado "en: ‡ Power-on Restablecer ‡ Restablecer MCLR ‡ Restablecer WDT ‡ Restablecer WDT durante el sueño ‡ Detección de Brown-out (DBO) Restablecer No se ven afectados por un WDT de atención, ya que es visto como la reanudación de la operación normal. A y Bits de PD se activa o se desactiva de manera diferente en diferentes Restablecer situaciones, como se indica en la Tabla 4.9. Estos bits se utilizado en el software para determinar la naturaleza de la Reset. Ver Tabla 9.7 para una descripción completa de los estados de restablecer todos los registros. Un diagrama de bloques simplificado del circuito de rearme en el chip se muestra en la Figura 9.4. Perdí el camino MCLR tiene un filtro de ruido para detectar y caso omiso de pequeños pulsos. Ver Tabla 4.12 en equipos eléctricos Especificaciones de la Sección para la especificación de ancho de pulso. FIGURA 9-4: DIAGRAMA DE BLOQUES SIMPLIFICADO DE CIRCUITO DE REARME ON-CHIP 9.3.1 MCLR PIC12F629/675 dispositivos tienen un filtro de ruido en el MCLR camino Reset. El filtro detectar e ignorar pequeños pulsos. Cabe señalar que un Reset WDT no conduce MCLR pin baja. El comportamiento de la protección ESD en el pin MCLR ha sido alterado de los dispositivos anteriores de esta familia. Voltajes aplicados a los pines que superan sus especificaciones puede dar lugar a dos Restablece MCLR y exceso de corriente más allá de la especificación del dispositivo durante el evento de ESD. Por esta razón, Microchip recomienda que el MCLR pin ya no estar vinculados directamente a VDD. El uso de un RC de la red, como se muestra en la Figura 9.5, se sugiere. Una opción MCLR interno es activada mediante el ajuste de la MCLRE poco en la palabra de configuración. Cuando se activa, MCLR internamente es conectado a VDD. No de pull-up opción está disponible para el pin MCLR. FIGURA 9-5: RECOMENDADO MCLR CIRCUITO 9.3.2 ENCENDIDO RESET (POR) El circuito de POR en el chip tiene el chip en Reset hasta que VDD ha llegado a un nivel lo suficientemente alto como para una correcta la operación. Para aprovechar las ventajas del POR, fije la MCLR pin a través de una resistencia a VDD. Esto eliminará componentes externos RC normalmente se necesita para crear Power-on Reset. Un tiempo de subida máxima para VDD es necesaria. Ver especificaciones eléctricas para más detalles (véase Sección 12.0 "Especificaciones eléctricas"). Si la DBO está activada, la especificación de tiempo de subida máxima es no se aplican. El circuito de la DBO se mantenga el dispositivo en Perdí hasta VDD alcanza VBOD (véase la Sección 9.3.5 "Brown-Out Detect (DBO)"). Nota: El circuito de POR no produce un Restablecer internos cuando disminuye VDD. Cuando el dispositivo se inicia la operación normal (sale de la Perdí mi condición), los parámetros del dispositivo de funcionamiento (es decir, voltaje, frecuencia, temperatura, etc) se deben cumplir para asegurar una operación. Si estas condiciones no se cumplen, el dispositivo debe ser celebrado en Reset hasta que la operación condiciones se cumplen. Para obtener más información, consulte la Nota de Aplicación AN607, "Power-up Solución de problemas". 9.3.3 POWER-UP TIMER (PWRT) El temporizador de encendido ofrece una fija 72 ms (nominal) tiempo de espera en el arranque solamente, de POR Brown o fuera Detectar. El temporizador de encendido funciona tanto en el interior RC oscilador. El chip se mantiene en el restablecimiento, siempre y cuando PWRT está activo. El retraso PWRT permite que el VDD para lugar a un nivel aceptable. Un poco de configuración, PWRTE puede desactivar (si está configurado) o permitir (si es autorizado o programado) el temporizador de encendido. El Power-up Timer debería estar siempre activada cuando Brown-out Detectar está activado. El retardo de tiempo de encendido varía de chip a chip de y debido a: ‡ Variación VDD Un poco de configuración.3.4 OSCILLATOR START-UP TIMER (OST) El oscilador de puesta en marcha del temporizador (OST) ofrece una resolución de 1024 ciclo del oscilador (a partir de la entrada OSC1) inmediatamente después de la Retraso PWRT ha terminado. El temporizador de encendido ahora invocar. el chip se regrese a un Brown-out Detectar y el temporizador de encendido se reinicializa. el temporizador de encendido se ejecutará un 72 ms Reset. Un Reset no está garantizada que se produzca si VDD cae por debajo de VBOD por menos de parámetro (TBOD). puede desactivar (si claro / programada) o permitir (si está configurado) el Brown-out Detección de circuitos. Una vez VDD se eleva por encima BVDD. LP y HS y sólo en los modos de encendido Reset o reactivación a partir de Sueño. Si VDD cae por debajo de VBOD mayor que el parámetro (TBOD) en la tabla 12-4 (ver Sección 12. Si VDD cae por debajo de BVDD mientras el temporizador de encendido se en funcionamiento.5 BROWN-OUT DETECT (DBO) El PIC12F629/675 miembros tienen en el chip Brown-out Detección de circuitos. perro guardián. Nota: A Brown de detección no permite que el Temporizador de encendido si el bit PWRTE en el Palabra de configuración se establece.‡ Variación de la temperatura ‡ Variación del proceso. 9. En cualquier Reset (Power-on. BODEN.).0 "Especificaciones eléctricas"). FIGURA 9-6: BROWN-OUT SITUACIONES . si está activado.3. etc. 9. Brown-out. Esto asegura que el cristal oscilador o resonador se ha iniciado y estabilizado. La OST de tiempo de espera se invoca sólo para XT. el chip se mantendrá en Reset hasta VDD se eleva por encima BVDD (ver Figura 9-6). la Brown-out situación reiniciar el dispositivo. Esto ocurrirá independientemente de la VDD la velocidad de respuesta. y se mantendrá el chip en Restablecer un adicional de 72 ms. Desde los tiempos muertos-se producen a partir del impulso POR. PCON (dirección 8Eh) tiene dos bits. A continuación.6 TIEMPO DE ESPERA DE SECUENCIA En el encendido. en un retroceso posterior. el tiempo de espera expira. VDD puede han ido demasiado baja). Entonces. OST se activa.3. si MCLR se mantiene baja el tiempo suficiente. Entonces trayendo MCLR alta comenzará la ejecución inmediata (ver Figura 9-8). El usuario debe escribir una '1 'A este poco después de un Power-on Reset. Esto es útil para propósitos de prueba o para sincronizar más de un dispositivo PIC12F629/675 operando en paralelo.3.9. se indica que un Encendido Perdí debe haber ocurrido (es decir. Bit 0 es DBO (Brown-out). 9. Por ejemplo. la secuencia de tiempo de espera es la siguiente: en primer lugar. debe configurar por el usuario y comprobar Restablece el siguiente para ver si DBO = 0. Figura 9-8 y Figura 9-9 representan tiempo de espera secuencias.7 se muestran las condiciones Restablecer para todos los registros. El bit de estado de DBO es un "No me importa" y no es necesariamente predecible si el brown-out del circuito se desactiva (estableciendo poco BODEN = 0 en la palabra de configuración). La DBO es desconocida en poweron Reset. El total de tiempo de espera puede variar dependiendo de la configuración del oscilador y poco PWRTE de estado. se ha producido. La Tabla 9-6 muestra las condiciones de reajuste para algunos especiales registros. Se trata de un '0 'en el encendido Perdí y no afectados de otra manera. mientras que la Tabla 9. Figura 9-7. . si es POR '0 '.7 CONTROL DE POTENCIA (PCON) ESTADO REGISTRO La alimentación de control / registro STATUS. lo que indica que un apagón. no habrá tiempo de espera en todos. Bit 1 es POR (Power-on Reset). en el modo de CE con poco PWRTE borrado (PWRT con discapacidad). PWRT tiempo de espera se invoca después de POR ha expirado. x = desconocido. .TABLA 9-3: TIEMPO DE ESPERA EN DIVERSAS SITUACIONES Leyenda: u = sin cambios.= no se han aplicado poco. Nota 1: Cuando el despertador se debe a una interrupción y global permitirá GIE bit está establecido. se lee como µ0¶. el PC se carga con el vector de interrupción (0004h) después de la ejecución de PC + 1. . 0000 0000 0000 -000 0000 ---.TABLA 9-7: CONDICIONES DE INICIACIÓN PARA LOS REGISTROS DE DIRECCIÓ ENCENDID N REAJUSTAR ‡ RESTABLECER MCLR DURANTE ‡ DESPERTAR DEL SUEÑO A EL FUNCIONAMIENTO NORMAL TRAVÉS DE INTERRUPCIONES ‡ RESTABLECER MCLR DURANTE ‡ DESPERTAR DEL SUEÑO A EL SUEÑO TRAVÉS DE WDT TIEMPO DE ‡ RESTABLECER WDT ESPERA ‡ DETECCIÓN DE BROWN-OUT (1) REGISTRO W INDF TMR0 PCL STATUS FSR GPIO PCLATH INTCON PIR1 T1CON CMCON ADRESH ADCON0 OPTION_REG TRISIO PIE1 PCON OSCCAL WPU IOC VRCON EEDATA EEADR EECON1 EECON2 ² 00h/80h 01h 02h/82h 03h/83h 04h/84h 05h 0Ah/8Ah 0Bh/8Bh 0Ch 10h 19h 1Eh 1Fh 81h 85h 8Ch 8Eh 90h 95h 96h 99h 9Ah 9Bh 9Ch 9Dh xxxx xxxx ² xxxx xxxx 0000 0000 0001 1xxx xxxx xxxx --xx xxxx ---0 0000 0000 0000 00-.uuuu uuuu uuuu -uuu uuuu ---.---- uuuu uuuu ² uuuu uuuu PC + 1(3) uuuq quuu(4) uuuu uuuu --uu uuuu ---u uuuu uuuu uuqq(2) qq-.x000 ---. x = desconocido.q000 ---. se lee como '0 '.---ADRESL 9Eh xxxx xxxx uuuu uuuu uuuu uuuu ANSEL 9Fh -000 1111 -000 1111 -uuu uuuu Leyenda: u = sin cambios. 3: Cuando el despertador se debe a una interrupción y el bit GIE está establecido.--uu uuuu uu-uuuu uuuu --uu uuuu u-u.6) 1000 00---11 -111 --00 0000 0-0.--uu(1.u--u ---. o Timer1 rodar. .uuuu uuuu uuuu --uu uuuu uu-.= no se han aplicado poco. 5: Si despertador se debió a escribir datos en la EEPROM de completar.0000 1111 1111 --11 1111 00-. bit 3 = 1.0000 0000 0000 -000 0000 ---. Bit 7 = 1. Todas las otras interrupciones . q = valor depende de la condición. bit 0 = 1. la conversión A / D de terminar.0--0 -000 0000 -0-0 0000 xxxx xxxx 00-.0--0 ---. 4: Ver Tabla 9.uuuu ---. Nota 1: Si VDD baja demasiado.0--0 ---. Entrada del comparador cambia.0000 1111 1111 --11 1111 00-. Power-on Reset se activa y los registros se verán afectados de manera diferente. 2: Uno o más bits de INTCON y / o PIR1 se verá afectado (a causa de despertar).---- uuuu uuuu ² uuuu uuuu 0000 0000 000q quuu(4) uuuu uuuu --uu uuuu ---0 0000 0000 000u 00-.6 para el valor de restablecimiento de la condición específica.q--q(2. el bit 6 = 1.5) -uuu uuuu -u-u uuuu uuuu uuuu uu-.0--0 -uuu uuuu -0-0 0000 uuuu uuuu 00-.--0x 1000 00---11 -111 --00 0000 0-0. el PC se carga con la interrupción vector (0004h). el bit 0 = 0. FIGURA 9-7: TIEMPO DE ESPERA DE SECUENCIA EN EL ENCENDIDO (MCLR NO VINCULADAS A VDD): CASO 1 . Restablece todas las demás hará que el bit 0 = u.generando un despertador hará que estos bits a = u. 6: Si restablecimiento se debió a brown-out. salidas rutina de interrupción. o desactiva (si borra) todas las interrupciones. La interrupción correspondiente bit de habilitación se encuentra en especial PIE1 registro. El bit indicador de interrupción (s) deben ser liquidadas en software antes de volver a habilitar las interrupciones para evitar la GP2 / INT interrumpe recursiva. la fuente (s) de la interrupción puede ser determinada por la interrupción de votación bits de la bandera. GIE se borra el Reset. Las banderas de interrupción siguientes se encuentran en el Registro INTCON: ‡ Interrupción de pin INT ‡ GP puerto interrumpir el cambio ‡ TMR0 interrupción de desbordamiento Las banderas de interrupción periféricos se encuentran en el especial PIR1 registro. Para los eventos de interrupción externa.4 INTERRUPCIONES El PIC12F629/675 tiene 7 fuentes de interrupción: ‡ GP2/INT interrupción externa ‡ TMR0 Overflow Interrupt ‡ GPIO interrupciones Cambio ‡ Comparador de interrupción ‡ A / D de interrupción (sólo PIC12F675) ‡ TMR1 desbordamiento de interrupción ‡ Los datos de escritura de EEPROM de interrupción La interrupción de control de registro (INTCON) y periféricos Interrupción de registro (PIR) interrumpir registro individual solicitudes de bits de la bandera. El registro INTCON también tiene individual y global de habilitación de interrupción (GIE) bits. retfie. Interrupciones individuales pueden ser con discapacidad a través de sus bits de habilitación correspondiente Registro INTCON y registró PIE. El retorno de la instrucción de interrupción. GIE (INTCON <7>) permite (si está configurado) todas las interrupciones sin máscara. así como establece el bit GIE. que vuelve a habilitar las interrupciones desenmascarado. A los eventos de interrupción Habilitar poco. Las banderas de interrupción siguientes se encuentran en el PIR registro: ‡ Los datos de EEPROM escribir interrumpir ‡ A / D de interrupción ‡ Comparador de interrupción ‡ Timer1 desbordamiento interrumpir Cuando hay una interrupción de un servicio: ‡ El GIE se borra para desactivar cualquier interrupción más ‡ La dirección de retorno se inserta en la pila ‡ El PC se carga con 0004h Una vez en la rutina de interrupción.9. como por ejemplo el pin INT. o GP interrumpir cambiar . el puerto. La latencia es la misma para uno o twocycle instrucciones. La bit bandera de interrupción (s) deben ser liquidadas en el software antes de volver a habilitar las interrupciones para evitar la interrupción de varias peticiones. las interrupciones que se pendientes de ejecución en el próximo ciclo se ignoran. FIGURA 9-10: LÓGICA DE INTERRUPCIÓN . 2: Cuando una instrucción que borra el GIE poco se ejecuta. o el bit GIE. independientemente de la situación de sus bits de la máscara correspondiente. La latencia exacta depende de cuando ocurre el evento (ver Figura 9-11). la fuente (s) de la interrupción puede ser determinado por votación de los bits bandera de interrupción. la latencia de interrupción se tres o cuatro ciclos de instrucción. Una vez en el servicio de interrupción La rutina. Las interrupciones que se ignora todavía están pendientes de ser atendidos cuando el bit GIE se ajusta de nuevo. Nota 1: Individual bits de la bandera de interrupción se establece. Más las clavijas individuales se pueden configurar a través de la COI registro.1 GP2/INT INTERRUPCIÓN Interrupción externa en el pin GP2/INT es disparado por el borde. la bandera ADIF (PIR <6>) se establece. Nota: Si un cambio en el pin de E / S debe ocurrir cuando la operación de lectura se está ejecutando (inicio del ciclo Q2). el GP2/INT interrupción puede despertar el procesador de sueño si el Bit INTE fue creado antes de ir a dormir.13 para el momento de despertar de Dormir con interrupciones GP2/INT. 9. FIGURA 9. Ver Sección 9. 9. entonces el GPIF bandera de interrupción no se puede conseguir el sistema. El INTF poco debe ser liquidado en el software en el servicio de interrupción Rutina antes de volver a habilitar esta interrupción. La interrupción se puede activar / con discapacidad mediante la creación / borrado de la GPIE (INTCON <3>) bits. de la caída.7 "Power-Down Mode (Sleep)" para más detalles el sueño y en la figura 9.4.3 GPIO INTERRUPCIÓN Un cambio en la entrada sobre el cambio GPIO establece el GPIF (INTCON <0>) bits. El estado de el bit GIE decide si procede o no el procesador ramas para el vector de interrupción después de despertar.0 "analógico a digital (A / D) Módulo (sólo PIC12F675) "para el funcionamiento del A / D Conversor de interrupción. 9. Esta interrupción puede ser desactivada limpiar el bit de control INTE (INTCON <4>). Cuando una ventaja válida aparece en el pin GP2/INT.4 COMPARATOR INTERRUPCIÓN Vea la sección 6.11: EL TIEMPO DE INTERRUPCIÓN INT PIN . La interrupción puede ser activado / desactivado mediante la creación / borrado de T0IE (INTCON <5>) bits. Nota: El ANSEL (9Fh) y CMCON (19h) registros debe ser inicializado para configurar un canal analógico como entrada digital.4. el bit INTF (INTCON < 1>) se establece.9. La interrupción puede ser activado / desactivado mediante el establecimiento de o de compensación ADIE (PIE <6>). Pines configurarse como entradas analógicas '0 '. ya sea aumentando si el bit INTEDG (OPCION <6>) se establece. véase la sección 4.5 UNA ALARMA DE CONVERTIDOR A / D Después de una conversión.4. si INTEDG poco está claro.4.0 "Módulo Timer0". Para el funcionamiento del módulo Timer0.4. El registro ANSEL se define para el PIC12F675.2 TMR0 INTERRUPCIÓN Un desbordamiento (FFh 00h) en el registro TMR0 se establecer el T0IF (INTCON <2>) bits. 9.9 "Interrupciones comparador" para descripción de la interrupción del comparador. Vea la Sección 7. 3: CLKOUT sólo está disponible en el modo de oscilador RC. se refieren a las especificaciones de AC. u = sin cambios. Sincrónica latencia = 3 TCY. TABLA 9-8: RESUMEN DE LOS REGISTROS DE INTERRUPCIÓN Leyenda: x = desconocido.= no se han aplicado lee como '0 '. los . 4: Para el ancho mínimo de pulso de INT. 2: latencia de interrupción asíncrona = TCY 3-4. 5: INTF está habilitado para establecer cualquier momento durante los ciclos de Q4-Q1.5 CONTEXTO DE AHORRO DURANTE LAS INTERRUPCIONES Durante una interrupción.Nota 1: La bandera INTF se muestra aquí (cada Q1). 9. donde TCY instrucción = tiempo de ciclo. estado latente es el mismo si Inst (PC) es un ciclo simple o una instrucción de 2 tiempos. Normalmente. sólo el valor de retorno se guarda PC en la pila. Las casillas sombreadas no son usadas por el módulo de interrupción. . q = valor depende de la condición. debe ser definido en el banco 0. El registro de usuarios. se define W_TEMP en el 0x20 en el banco 0 y también se debe definir en 0xA0 en el banco 1). Los períodos de tiempo de espera varían de acuerdo con temperatura. aunque el reloj en el OSC1 y OSC2 pines del dispositivo se ha detenido (por ejemplo. el registro W y Registro STATUS). El WDT puede estar permanentemente discapacitados por la programación de la configuración WDTE poco más claro (Sección 9.usuarios pueden querer guardar la clave de registros durante una interrupción (por ejemplo. que no requiere componentes externos. un prescaler . un WDT de tiempo de las causas el dispositivo de alerta y continuar con normalidad la operación.1 WDT PERIODO El WDT tiene un valor nominal de tiempo de espera de 18 ms.6. Este Oscilador RC es independiente del oscilador RC externo del pasador CLKIN y INTOSC. ejecución de una instrucción SLEEP). El Ejemplo 9-2: ‡ Almacena el registro W ‡ Guarda el registro STATUS en el banco 0 ‡ Ejecuta el código de ISR ‡ Restaura el estado (y el banco poco seleccione registro) ‡ Restaura el registro W EJEMPLO 9-2: AHORRO DE LA SITUACIÓN EN REGISTROS YW RAM 9. W_TEMP. Ejemplo 9-2 tiendas y restaura el estado y W registros. Durante el funcionamiento normal operación.1 "Bits de configuración"). un WDT tiempo de espera genera un reinicio del dispositivo. VDD y el proceso de las variaciones de la parte al parte (ver especificaciones DC). en el chip RC oscilador. Si ya períodos de tiempo de son desea. se debe definir en los bancos y se debe definir en el mismo desplazamiento de la dirección base del banco (es decir. STATUS_TEMP. 9. Si el dispositivo está en modo de suspensión. El registro de usuarios. Esto significa que el WDT se ejecutará. Que tiene que aplicarse en software.6 WATCHDOG TIMER (WDT) El temporizador Watchdog es un funcionamiento libre. (con no prescaler). si se le asigna al WDT. El bit A en el registro STATUS se borrarán al un temporizador de vigilancia de tiempo de espera. 9. Las instrucciones CLRWDT y SLEEP claro el WDT y el prescaler. = Temperatura Max.. Max.3 segundos se pueden realizar.6. a la sombra no son utilizados por el temporizador de vigilancia.. Por lo tanto. WDT prescaler) que puede tardar varios segundos antes de que un WDT tiempo de espera. VDD = min. FIGURA 9-12: WATCHDOG TIMER DIAGRAMA DE BLOQUES TABLA 9-9: RESUMEN DE LOS REGISTROS WATCHDOG TIMER Leyenda: u = células sin cambios.con una relación de división de hasta 1:128 pueden ser asignados a la WDT bajo control de software por escrito al registro OPTION. .2 WDT PROGRAMACIÓN CONSIDERACIONES También se debe tomar en cuenta que en worstcase condiciones (es decir. períodos de tiempo de hasta 2. y evitar desde el tiempo de espera y la generación de un reinicio del dispositivo. Si el bit GIE es set (activada). . sin externa circuitos de corriente desde el pin de E / S de dibujo y comparación de la y CVREF deben ser desactivados. Pines I / O que son entradas de alta impedancia se debe tirar de alta o baja exterior para evitar corrientes de conmutación causado por flotante entradas. cambiar GPIO. Si el bit GIE es claro (con discapacidad). La contribución en el chip de pull-ups en GPIO debe ser considerado. todas las E / S pernos deben ser en VDD o VSS. el la siguiente instrucción (PC + 1) es preexagerado.7. independientemente del estado del bit GIE. La Poco PD. Wake-up es. que se establece en el arranque. Nota: Cabe señalar que un reinicio del sistema por WDT tiempo de espera no conduce MCLR pin baja. Para el dispositivo de despertar a través de un evento de interrupción. A poco se borra si WDT Wake-up se produjo.7 POWER-DOWN MODE (SLEEP) El modo Power-Down es introducido por la ejecución de un SLEEP instrucción. El pin MCLR debe estar a un nivel lógico alto (VIHMC). La Instrucción SLEEP se ejecuta completamente. pero cualquier fuente de interrupción tiene tanto la habilitación de interrupción poco y el correspondiente interrumpir la bandera de conjunto de bits. el usuario debe tener un NOP después de la instrucción SLEEP. La entrada T0CKI también se debe a VDD o VSS para el menor consumo de corriente. el dispositivo ejecuta la instrucción después de la instrucción SLEEP. Si el temporizador Watchdog está habilitado: ‡ WDT se borra. 9.9. Para más bajo consumo de corriente en este modo. Entrada de reset externa en el pin MCLR 2. La TO y PD bits en el registro STATUS puede se utiliza para determinar la causa de reinicio del dispositivo. El primer evento provocará un reinicio del dispositivo.1 DESPERTAR DEL SUEÑO El dispositivo puede despertar del sueño a través de uno de los siguientes eventos: 1. el correspondiente de habilitación de interrupción bit debe ponerse (habilitado). el dispositivo continúa la ejecución en la instrucción después de la instrucción SLEEP. el dispositivo inmediato despertar del sueño. Watchdog Timer despertador (si se ha habilitado WDT) 3. Los dos últimos los eventos se consideran una continuación de la ejecución del programa. luego se ramifica a la interrupción dirección (0004h). Nota: Si las interrupciones globales son discapacitados (GIE borrado). pero sigue funcionando ‡ Poco PD en el registro STATUS se borra ‡ A bit se establece ‡ El controlador del oscilador se apaga ‡ Puertos I / O mantener el estatus que tenían antes de El sueño fue ejecutado (de conducción alta. o un interrupción de periféricos. Cuando la instrucción SLEEP está siendo ejecutado. En los casos en que la ejecución de la SLEEP siguiente instrucción no es deseable. baja o de alta impedancia). Interrupción de GP2/INT pin. se borra cuando sueño se invoca. después de despertar. Estos lugares son no se puede acceder durante la ejecución normal. Nota: La totalidad de los datos de EEPROM y Flash la memoria del programa se borrará cuando el código de protección está desactivada. 9. HS. 9.10 IN-CIRCUIT SERIAL PROGRAMMING El PIC12F629/675 micro controladores pueden ser en serie programado. 2: TOST = 1024TOSC (el dibujo no está a escala). Sólo el Por lo menos 7 bits significativos de los lugares ID se utilizan.8 CÓDIGO DE PROTECCIÓN Si el bit de protección de código (s) no ha sido programado. Ver PIC12F629/675 Programación Especificación para más información. el procesador salta a la rutina de interrupción. el INTOSC los datos de calibración también se borran. pero se muestra aquí de referencia de la sincronización. En este caso. FIGURA 9-13: DESPERTAR DE SUEÑO A TRAVÉS DE INTERRUPCIÓN Nota 1: XT. pero se de lectura y escritura en Program / Verify.El WDT se borra cuando el dispositivo se activa de Sueño. 3: GIE = 1 se supone. independientemente de la fuente de despertador. la memoria de programa en el chip puede ser leer con fines de verificación. LP o modos CE Osc. SA o en el modo LP Oscilador asumido. Vea la sección 12 para la reactivación a partir Sueño retraso en el modo de INTOSC. 4: CLKOUT no está disponible en XT. la ejecución continuará en la línea. 9. Es realiza de manera sencilla con dos líneas de reloj y de datos. Aproximadamente 1 u s demora estará allí para el modo RC Osc. y tres otras líneas de: .9 UBICACIÓN DE ID Cuatro posiciones de memoria (2000h-2003h) son designados como lugares de identificación donde el usuario puede almacenar suma de comprobación o otros números de identificación. mientras que en el circuito de aplicación final. Si GIE = 0. el programa de la microcontrolador justo antes de enviar el producto. Esta función permite la depuración sencilla funciones cuando se utiliza con MPLAB ICD 2. MPLAB ® ICD 2 con el desarrollo un dispositivo de 8 pines no es práctico.14. en función de si la orden era una carga o leer un archivo. Un niño de 6 bits comando se suministra a los dispositivos. El dispositivo se coloca en un programa / Verificar el modo de la celebración de la GP0 y GP1 alfileres bajo. Este También permite que el firmware más reciente o una costumbre firmware para ser programado. 14bits de datos del programa son entonces suministrada al o desde el dispositivo. los datos y los pines MCLR. el PC se encuentra en la ubicación 00h. Ambos GP0 y GP1 son entradas Schmitt Trigger en este modo. Cuando el pasador de la ICD en el dispositivo PIC12F675-ICD es mantiene baja. a continuación. Un especial de 14 pines PIC12F675-ICD dispositivo se utiliza con MPLAB ICD 2 a ofrecer por separado reloj. Un típico In Circuit Serial Programming conexión es muestra en la figura 9.11 DEPURADOR EN CIRCUITO Dado que en el circuito de depuración requiere la pérdida del reloj. por favor refiérase a la Especificaciones de programación. Después de reiniciar. los datos y los pines MCLR y libera todos los pines normalmente disponibles para el usuario. la funcionalidad de depuración en circuito es habilitado. para colocar el dispositivo en la programación / Verifique modo. Cuando el microcontrolador se ha activado esta función. Este dispositivo especial de la ICD se monta en la parte superior de la cabecera y sus señales son enviadas a la MPLAB ICD 2 conector. Según el comando. En la parte inferior de la cabecera es de 8 pines socket que se conecta al destino del usuario a través de los 8-pin callejón sin salida del conector. .‡ Potencia de ‡ Conexión a tierra ‡ Programación de tensión Esto permite a los clientes para la fabricación de tableros con dispositivos no programada. GP0 convierte los datos de programación GP1 y se convierte en el reloj de programación. FIGURA 9-14: TÍPICO EN CIRCUITO PROGRAMACIÓN DE SERIE CONEXIÓN 9. mientras que elevar el MCLR (VPP) de pin VIL a VIHH (ver programación Especificación). Para obtener información completa detalles de la programación de serie. la ejecución se necesitan dos ciclos de instrucción. 'b' representa un campo de bits designador.bit o 11-bits constante o valor literal. Los formatos para cada uno de las categorías se presenta en la Figura 10-1. para una frecuencia de oscilador de 4 MHz. el resultado se coloca en el archivo de registro especificado en la instrucción. Tabla 9-10 muestra que las características son consumidos por la fondo del depurador: TABLA 9. Si 'd' es igual a cero. Por poco orientada a las instrucciones. Un ciclo de instrucción consta de cuatro períodos del oscilador. y uno o más operandos.algunos de los recursos no están disponibles para su uso general. mientras que los diversos campos código de operación se resumen en la tabla 10-1. La Tabla 10-2 enumera las instrucciones reconocidas por la MPASMTM ensamblador. El designador de registro de archivo especifica que registro de archivo es para ser usado por la instrucción. Si 'd' es uno. Cuando esto ocurre. el resultado es inscribirán en el registro W. mientras que 'f' representa la dirección del archivo en que los bits se encuentran. Para las operaciones literales y de control. con la .10: RECURSOS DEBUGGER 10. que especifican la operación de la instrucción. o es el contador de programa cambiado como resultado de una instrucción. El indicador de destino especifica que el resultado de la operación se va a colocar.0 INSTRUCCIONES RESUMEN CONJUNTO El conjunto de instrucciones PIC12F629/675 es muy ortogonal y se compone de tres categorías básicas: ‡ Byte operaciones orientadas a ‡ Bit operaciones orientadas a ‡ Las operaciones y el control Literal Cada instrucción PIC12F629/675 es una palabra de 14 bits divide en un código de operación. esto da una normal tiempo de ejecución de instrucciones de un s. 'f' representa un archivo registro de designación y "d" representa un destino designador. Todas las instrucciones se ejecutado dentro de un ciclo de instrucción única. que selecciona el bit afectado por la operación. Para las instrucciones orientadas a bytes. a menos que prueba condicional es verdadera. 'k' representa un 8 . que especifica la instrucción tipo. El registro se lee. En este ejemplo se tendría el resultado no deseado que la condición que establece el indicador GPIF sería despejado. Todos los ejemplos utilizan el formato de instrucciones µ0xhh¶ a representar un número hexadecimal. borrar todos los bits de datos. se modifican los datos. incluso si la instrucción escribe a que se inscriban. Una operación de lectura se lleva a cabo en un registro.segundo ciclo ejecuta como un NOP. Nota: Para mantener la compatibilidad hacia arriba con productos futuros. no utilizar la opción y TRISIO instrucciones.1 LEER-MODIFICAR-ESCRIBIR LAS OPERACIONES Cualquier instrucción que especifica un archivo de registro como parte de La instrucción realiza una lectura-modificación-escritura (RSR) la operación. y el resultado se almacena de acuerdo con cualquiera de las instrucciones. a continuación. 10. Por ejemplo. o el indicador de destino 'd'. donde "h" significa un dígito hexadecimal. TABLA 10-1 CAMPO OPCODE DESCRIPCIÓN . escribir el resultado al GPIO. una instrucción CLRF GPIO leerá GPIO. 10: PIC12F629/675 CONJUNTO DE INSTRUCCIONES .10: FORMATO GENERAL PARA INSTRUCCIONES TABLA 2.FIGURA 1. .««.. o una prueba condicional es verdadera..««««...... en su caso. d = 1).....3 V a (VDD + 0.«..5 V Tensión en todos los otros pines con respecto a VSS..««..««....s20 mA Corriente máxima de salida hundido por cualquier E / S««««««««. IIK (VI <0 o VI> VDD««««««««««««««........ El segundo ciclo es ejecuta como un NOP.-0. 25 mA Máxima corriente hundido por todos los GPIO ««««««««««««..3 A 6...... el valor utilizado será el valor presente en los mismos pines.. MOVF GPIO.«««-40 A +125 ° C Temperatura de almacenamiento««««««««««««««..125 mA ..««««««««««««. Por ejemplo.300 mA Máxima corriente en el pin VDD«««««««««««««««..««««««««««««.....5 V Tensión en MCLR con respecto a«««««««««««««. 11.««««««800mW A la corriente máxima de pin VSS«««««..««««..«««««««250 mA Pinza de corriente de entrada...0 ESPECIFICACIONES ELÉCTRICAS Máximas absolutas Temperatura ambiente en«««««««««««««««.«««... si el seguro de los datos es '1 'para un pin configurado como entrada y es impulsado por una baja externa dispositivo....-0.««««««...««. la instrucción requiere dos ciclos..Nota 1: Cuando un registro de E / S se ha modificado en función de sí misma (por ejemplo.. el prescaler se borrará si asignado al módulo Timer0..... 3: Si Contador de Programa (PC) se ha modificado..3 a + 13.......25 mA Corriente máxima de salida de origen por cualquier pin de E / S.3V) Disipación de la energía total (1)««««««««««.. IOK (Vo <0 o Vo> VDD«««««««««««.. s20 mA Pinza de corriente de salida..««.....«.125 mA Corriente máxima de origen todos los«««.. los datos se escribirán de nuevo con un µ0¶... 1).... 2: Si se ejecuta esta instrucción en el registro TMR0 (y.«.««« -65 ° C a +150 ° C Tensión en VDD con respecto a VSS «««««««««««««..««««...-0. -40 ° C eTA e125 ° C . -40 ° C eTA e125 ° C FIGURA 11.FIGURA 11.2: PIC12F675 CON A / D ACTIVADO VOLTAJE-FRECUENCIA GRAPH.1: PIC12F629/675 CON A / D CON DISCAPACIDAD VOLTAJE-FRECUENCIA GRAPH. sin perder datos de la RAM.3: PIC12F675 CON A / D ACTIVADO VOLTAJE-FRECUENCIA GRAPH. pero no probado. 25 ° C a menos que se indique lo contrario. ‚ Los datos en "Tipo" columna es 5. Estos parámetros son una guía de diseño y no se ponen a prueba. PIC12F629/675-E Estos parámetros se caracterizan. 0 ° C e e TA 125 ° C 11. Nota 1: Este es el límite al que VDD se puede bajar en modo de suspensión.FIGURA 11.1 CC CARACTERÍSTICAS: (EXTENDIDO) PIC12F629/675-I (INDUSTRIAL). .0V. el patrón interno de la ejecución de código.0V. 2: La corriente de alimentación es principalmente una función de la tensión de servicio y frecuencia. 11. sacó a VDD. el tipo de oscilador. Estos parámetros son una guía de diseño y no se ponen a prueba. de carril-to-rail. MCLR = VDD. Nota 1: Las condiciones de prueba para todas las mediciones IDD en el modo de funcionamiento activo son: OSC1 onda = externa cuadrados. todos los pines I / O tri-dijo.3 CC CARACTERÍSTICAS: PIC12F629/675-I (INDUSTRIAL) . 25 r C a menos que se indique lo contrario. WDT deshabilitado. y la temperatura también tienen un impacto en el consumo de corriente.11. Otros factores como la E / S pin de carga y conmutación de la tasa.2 CC CARACTERÍSTICAS: PIC12F629/675-I (INDUSTRIAL) Los datos en "Tipo" columna es 5. MCLR = VDD. De apagado actual medida con la parte en modo de suspensión. 25 C a menos que se indique lo contrario. 2: La corriente de alimentación es principalmente una función de la tensión de servicio y frecuencia. 25 0C a menos que se indique lo contrario.Los datos en "Tipo" columna es 5. El periférico actual se puede determinar restando la base IDD o IPD actual de este límite. Otros factores como la E / S pin de carga y conmutación de la tasa. 2: La corriente de energía en modo de reposo no depende del tipo de oscilador. y la temperatura también tienen un impacto en el consumo de corriente. Los valores máximos se debe utilizar para calcular el consumo total actual. el tipo de oscilador. el patrón interno de la ejecución de código. Nota: 1: Las condiciones de prueba para todas las mediciones IDD en el modo de funcionamiento activo son: OSC1 onda = externa cuadrados.0V. 11.0V. Estos parámetros son una guía de diseño y no se ponen a prueba. Estos parámetros son una guía de diseño y no se ponen a prueba. . de carril-to-rail. Nota 1: La corriente de periféricos es la suma de la base de IDD o IPD y la corriente adicional consumida cuando este periférico está activado.4 CC CARACTERÍSTICAS: PIC12F629/675-E (EXTENDIDO) Los datos en "Tipo" columna es 5. todos los pines I / O tri-dijo. sacó a VDD. WDT deshabilitado. con todos los pines I / O en estado de alta impedancia y atado a VDD. El periférico ¨ actual se puede determinar restando la base IDD o IPD actual de este límite. De apagado actual medida con la parte en modo de suspensión.5 CC CARACTERÍSTICAS: PIC12F629/675-E (EXTENDIDO) Los datos en "Tipo" columna es 5.11. con todos los pines I / O en estado de alta impedancia y atado a VDD.0V. Nota 1: La corriente de periféricos es la suma de la base de IDD o IPD y la corriente adicional consumida cuando este periférico está activado. 2: La corriente de energía en modo de reposo no depende del tipo de oscilador. 0 . 25 C a menos que se indique lo contrario. Estos parámetros son una guía de diseño y no se ponen a prueba. Los valores máximos se deben utilizar para calcular el consumo total actual. 11. Los niveles especificados representan las condiciones normales de operación. el pin OSC1/CLKIN es una entrada Schmitt Trigger. pero no probado. Nota 1: En la configuración del oscilador RC. Mayor corriente de fuga se mide con tensiones de entrada diferentes.6 CC CARACTERÍSTICAS: (EXTENDIDO) PIC12F629/675-I (INDUSTRIAL). 25 0C a menos que se indique lo contrario. 2: La corriente de fuga en el pin MCLR depende en gran medida el nivel de voltaje aplicado. Los datos en "Tipo" columna es 5. .0V. No se recomienda el uso de un reloj externo en el modo RC. PIC12F629/675-E Estos parámetros se caracterizan. Estos parámetros son una guía de diseño y no se ponen a prueba. 3: en corriente negativa se define como corriente de origen por el pasador. 7 CC CARACTERÍSTICAS: (EXTENDED) (CONT.1 "Uso de la memoria EEPROM de datos" para obtener información adicional.0V.11.) PIC12F629/675-I (INDUSTRIAL). Los datos en "Tipo" columna es 5. PIC12F629/675-E Estos parámetros se caracterizan.5. pero no probado. Estos parámetros son una guía de diseño y no se ponen a prueba. . 25 0C a menos que se indique lo contrario. Nota 1: Véase la sección 8. TPP FIGURA 4. TppS2ppS 2.8TIEMPO DE PARÁMETROS SIMBOLOGÍA Los símbolos de los parámetros de tiempo se han creado con uno de los siguientes formatos: 1.11.12: CONDICIONES DE CARGA . 25 ° C a menos que se indique lo contrario. Los datos en "Tipo" columna es de 5V. Estos parámetros son una guía de diseño único y no se ponen a prueba. pero no probado. Todos los valores indicados son sobre la base de datos de caracterización para ese tipo de oscilador en particular bajo condiciones de operación estándar .9 AC CHARACTERISTICS: PIC12F629/675 (INDUSTRIAL. EXTENDED) TABLA 12.11. Nota 1: El período de instrucción de ciclo (TCY) es igual a cuatro veces el oscilador de entrada de tiempo del período de base.1: REQUISITOS EXTERNOS DE RELOJ DE TEMPORIZACIÓN Estos parámetros se caracterizan. 6: CLKOUT Y CALENDARIO E / S . Todos los equipos son probados para funcionar en "min" valores con una externa reloj se aplica a OSC1 pin.2: PARÁMETROS DE PRECISIÓN OSCILADOR INTERNO Estos parámetros se caracterizan. 25 0C a menos que se indique lo contrario. Estos parámetros son una guía de diseño y no se ponen a prueba. pero no probado.con la dispositivo de la ejecución de código. el 'max' límite de tiempo de ciclo es "DC" (sin reloj) para todos los dispositivos. Cuando una entrada de reloj externo. Sobrepasar estos límites especificados puede resultar en una operación del oscilador inestable y / o mayor que el consumo actual de espera.0V. FIGURA 12. Los datos en "Tipo" columna es 5. TABLA 12. 0V. Los datos en "Tipo" columna es 5. Nota 1: Las mediciones se realizan en el modo RC donde la producción es CLKOUT 4xTOSC.7: RESET. 25 0C a menos que se indique lo contrario. OSCILADOR DE PUESTA EN MARCHA Y TIMER POWER-UP TIMER TIEMPO . TEMPORIZADOR DE VIGILANCIA.3: CLKOUT Y E / S LOS REQUISITOS DE TIEMPO Estos parámetros se caracterizan.TABLA 12. FIGURA 12. pero no probado. Y BROWN-OUT DETECTAR LOS REQUISITOS .4: RESET.FIGURA 12. POWER-UP TIMER. OSCILADOR DE PUESTA EN MARCHA TIMER. TEMPORIZADOR DE VIGILANCIA.8: BROWN-OUT DETECT TIEMPO Y LAS CARACTERÍSTICAS TABLA 12. Estos parámetros son una guía de diseño único y no se ponen a prueba. 25 ° C a menos que se indique lo contrario. FIGURA 12. Los datos en "Tipo" columna es de 5V.9: TIMER0 Y TIEMPOS TIMER1 RELOJ EXTERNO TABLA 12. 25 ° C a menos que se indique lo contrario. pero no probado. pero no probado. . Los datos en "Tipo" columna es de 5V. Estos parámetros son una guía de diseño y sólo se no han sido evaluados.5: TIMER0 Y REQUISITOS TIMER1 RELOJ EXTERNO Estos parámetros se caracterizan.Estos parámetros se caracterizan. 5) / 2.5V. TABLA 12.1. Nota 1: El tiempo de respuesta medido con una entrada de comparación de uno en uno (VDD .6: ESPECIFICACIONES COMPARATOR Estos parámetros se caracterizan.TABLA 12. mientras que las transiciones de entrada de otros VSS a VDD .7: COMPARATOR ESPECIFICACIONES DE REFERENCIA DE VOLTAJE .1. pero no probado. 2: VREF actual es de exterior o pin VDD VREF. El apagado de las especificaciones actuales incluye las fugas derivadas de la A / D del módulo. . Estos parámetros son una guía de diseño y no se ponen a prueba. mientras que VRR = 1 y VR <3:00> transiciones de 0000 a 1111. 0 Los datos en "Tipo" columna es 5. 25 C a menos que se indique lo contrario. Nota 1: Tiempo de establecimiento medido. Nota 1: Si A / D está apagado. TABLA 12.0V.8: PIC12F675 CONVERTIDOR A / D CARACTERÍSTICAS: Estos parámetros se caracterizan.Estos parámetros se caracterizan. no consume ninguna otra corriente que la corriente de fuga. 3: El A / D resultado de la conversión no disminuye con el aumento de la tensión de entrada y no tiene códigos que faltan. pero no probado. el que sea seleccionado como entrada de referencia. pero no probado.