08/11/2011PUNTO 1: FLIP-FLOPS Prof. Luis Zurita Circuitos Digitales II Introducción a los Sistemas Secuenciales • Durante esta unidad, se estudiarán los sistemas secuenciales o de lógica secuencial. En este caso, se toma información de la salida para retroalimentar a parte de las señales de entradas. • Si la información de entrada cambia, las salidas pueden o no cambiar. n entradas Circuito Secuencial m salidas Retroalimentación 1 08/11/2011 LATCH • Dispositivos de almacenamiento temporal de dos estados (Biestable) • Permanecen en cualquiera de sus dos estados por la realimentación que simplemente es conectar cada salida a la entrada opuesta. • Los primeros latch’s fueron los SR. LATCH SR ACTIVADO POR NIVEL ALTO S 0 1 0 1 R 0 0 1 1 Q NC 1 0 0 Q (NEGADO) NC 0 1 0 (No válido) 2 08/11/2011 LATCH SR ACTIVADO POR NIVEL BAJO S 1 0 1 0 R 1 1 0 0 Q NC 1 0 1 Q (NEGADO) NC 0 1 1 (No válido) SÍMBOLOS DE LATCH ACTIVO POR NIVEL ALTO S R Q Q ACTIVO POR NIVEL BAJO S R Q Q 3 08/11/2011 LATCH COMO ELIMINA REBOTES SR CON ENTRADA DE HABILITACIÓN 4 . 08/11/2011 LATCH TIPO D (DATA) • Sólo dispone de una entrada (Data) • No elimina la condición no válida. pero la evita. DISPARADO POR FLANCO A B C D R1 1k 1 74LS04 U1:A 2 1 2 U2:A 3 3 U1:B 4 74LS04 74LS00 SÍMBOLO 5 . 08/11/2011 DISPARADO POR FLANCOS Entrada no invertida Entrada invertida Flanco detectado Flanco invertido SÍMBOLOS DE FF SR ACTIVO POR NIVEL ALTO S E R Q Q SR ACTIVO POR NIVEL BAJO S E R Q Q SR POR FLANCO DE SUBIDA S CLK R Q Q SR POR FLANCO DE BAJADA S CLK R Q Q 6 . 7 .08/11/2011 SÍMBOLOS DE FF D POR FLANCO DE SUBIDA D CLK Q Q D POR FLANCO DE BAJADA D CLK Q Q JK POR FLANCO DE SUBIDA J CLK K Q Q JK POR FLANCO DE BAJADA J CLK K Q Q FLIP FLOP JK • Los Flip Flop’s JK son muy versátiles y muy utilizados. • Los JK no tienen condiciones no válidas. 08/11/2011 FUNCIONAMIENTO JK (J) FUNCIONAMIENTO JK (K) 8 . 9 . según sea su detección de flanco. cada vez que se detecte una transición ascendente o descendente del reloj. intercambiará el valor presente en Q y Q negado.08/11/2011 FUNCIONAMIENTO JK (BASCULACIÓN) TABLA DE LA VERDAD DE FF JK J x 0 1 0 1 K x 0 0 1 1 CLK 0 O O O O Q NC NC 1 0 Q (Negado) NC NC 0 1 BASCULACIÓN (TOGGLE) Basculación o modo T (Toggle). 08/11/2011 ENTRADAS ASÍNCRONAS DE INICIALIZACIÓN Y BORRADO • Las entradas asíncronas de inicialización y borrado permiten en cualquier momento poner a 1 o a 0 a la salida Q. PRESET J CLK K Q Q CLEAR ALGUNAS CARACTERÍSTICAS DE LOS FF Investigar: 1) Retardo de propagación 2) Tiempo de establecimiento 3) Tiempo de mantenimiento 4) Frecuencia máxima 5) Potencia disipada 10 . al poder funcionar como multivibrador monoestable y aestable. 4 3 7 R Q DC 5 CV 2 TR TH 6 NE555 Leyenda: 1)Tierra (GND) 2) Disparo (Trigger) 3) Salida (Out) 4) Reinicio (Reset) 5) Control de Voltaje (Control Voltage) 6)Umbral (Threshold) 7)Descarga (Discharge) 8)Alimentación (Vcc) 1 GND VCC 8 555 COMO AESTABLE 11 . así como proporcionar señales de reloj para los sistemas digitales con un rango de voltaje que oscila entre los 5 V hasta los 12V.08/11/2011 EL 555 • Dispositivo ampliamente utilizado por su versatilidad. • Los contadores son producto del arreglo de varios Flip-Flops interconectados. • El número de Flip-Flops que se utilizan y la forma en que se conectan determinan el número de estados o también son llamados módulos. Se clasifican en asíncronos y síncronos. en decimal. Luis Zurita CONTADORES ASÍNCRONOS • Los contadores son circuitos electrónicos que sirven para realizar o llevar conteos en binario y mediante circuitos MSI. • En este tema estudiaremos los contadores asíncronos o contadores con propagación (ripple counters) 12 .08/11/2011 PUNTO 2: CONTADORES ASÍNCRONOS Prof. • Según sea la señal de reloj aplicada a los FF. CONTADOR ASÍNCRONO DE 2 BITS FF trabajando en modo T. • En los contadores asíncronos los FF no reciben la señal de reloj al mismo tiempo. La señal de reloj es proporcionada por la salida del FF anterior U1:A 74LS73 U1:A(CLK) 14 1 3 J CLK R U1:B 74LS73 Q 12 7 5 Q 13 10 J CLK R Q 9 K K Q 8 2 Reloj conectado únicamente al primer FF FF que da el bit menos significativo (LSB) FF que da el bit más significativo (MSB) 6 13 . conectados a Vcc (5VDC) Conexión en cascada.08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES ASÍNCRONOS • Asíncrono: sucesos que no poseen una relación temporal fija o constante y que generalmente no ocurren al mismo tiempo. • A continuación describiremos las principales partes de un contador asíncrono de dos bits. • El contador de 2 bits. en cada transición descendente. Por tanto 22= 4 estados. por cada flanco descendente de Q0. CLK 0 1 2 3 4 Q1 Q0 0 0 0 1 1 0 1 1 Reinicia la cuenta ó empieza nuevo ciclo 14 . La señal Q0 es la que le da el pulso de reloj al FF1. se dice que tendrá 2N estados.08/11/2011 CONTADOR ASÍNCRONO DE 2 BITS CLK Q0 Q1 Explicación: La señal de reloj aplicada al FF0 produce cambios en la salida Q0 de manera basculante (Al estar en modo T o Toggle). donde N es el número de Flip-Flops que tiene el contador. Q1 va a alternar su valor de salida (también en modo T). se dice que tendrá 23 estados. VCC VCC VCC U1:A 74LS73 U1:A(CLK) 14 1 3 VCC J CLK R U1:B 74LS73 Q 12 7 5 Q 13 10 J CLK R U2:A 74LS73 Q 9 14 1 Q 8 3 J CLK R Q 12 K K K Q 13 2 6 CLK 0 1 2 3 4 5 6 7 8 Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Reinicia la cuenta ó empieza nuevo ciclo SEÑAL DE SALIDA DEL CONTADOR DE 3 BITS TABLA DE ESTADOS 2 15 .08/11/2011 CONTADOR ASÍNCRONO DE 3 BITS • El funcionamiento del contador binario de 3 bits es el mismo que el contador asíncrono de 2 bits. • El contador de 3 bits. por tanto 23= 8 estados. descrito anteriormente. La diferencia es que está constituido por 3 FF. • Cuando hablamos de que no llega inmediatamente el pulso aplicado en la entrada hacia la salida. RETARDO DE PROPAGACIÓN TPLH Q0 TPLH Q1 TPLH Q2 16 . que recorre el interior del FF hasta llegar a la salida. son llamados contadores con propagación. debido a que el pulso de reloj que ingresa al primer FF no llega inmediatamente al segundo FF.08/11/2011 RETARDO DE PROPAGACIÓN • Los contadores asíncronos. Esto mismo aplica para el pulso que llega al tercer FF proveniente del segundo FF. como se dijo al inicio de este tema. esto es debido al retardo de propagación. • Generalmente se utiliza la compuerta NAND. • Recordemos su tabla de la verdad (2 entradas): A 0 0 1 1 B 0 1 0 1 Q 1 1 1 0 Notemos que estas compuertas proporcionan una única salida cuando ambas entradas están a nivel alto. • En el caso de tener un contador de 4 bits. CONTADOR DE DÉCADAS ASÍNCRONO • Para truncar secuencias. el módulo es 8 por contar 8 estados. por contar 4 estados. ¿Cómo podemos hacer un contador de 10 estados o módulo 10? • R= Truncando la secuencia natural de un contador de módulo 16. la solución la proporciona el uso de las compuertas AND y NAND. Propiedad valiosa para proporcionar un oportuno RESET presente en los FF 17 . • Pero. el módulo sería de 16. Como vimos en el contador de 2 bits. el módulo es 4. En el contador de 3 bits.08/11/2011 CONTADOR DE DÉCADAS ASÍNCRONO • El módulo de un contador es el número de estados que se cuentan sin repetirse. • Bajo esta sencilla norma. si queremos contar hasta diez (0 a 9). • Veamos el siguiente circuito: CONTADOR DE DÉCADAS ASÍNCRONO Obsérvese que se ha decodificado el estado 10. produciéndose un RESET a Q2 Q1 Q0 todos los FF: Q3 1 0 1 0 18 .08/11/2011 CONTADOR DE DÉCADAS ASÍNCRONO • La norma para truncar una secuencia es decodificar el estado siguiente en el que se desea proporcionar un RESET o reiniciar la cuenta en 0. se debe decodificar el estado siguiente (10) y mediante una compuerta NAND conectar su salida hacia los pines de RESET de todos los FF. 08/11/2011 CIRCUITO INTEGRADO 74LS93 CIRCUITO INTEGRADO 74LS93 19 . cuente del 0 al 9 y la decena.08/11/2011 GUÍA DE EJERCICIOS • Realice un contador (asíncrono y luego síncrono) de módulo: 9. • Realice un contador en cascada (JK). (Motor correa caja= 1 (0n) 0 (Off). utilizando el CI 7493. Alcanzado este número. del 0 al 5. Diseño libre. Visualice los resultados en números decimales. 6 y 7. • Diseñe un divisor de frecuencia de 1MHz de entrada en 500 kHz y 250 KHz. Visualice los datos en decimal. Dicho registro se compara con el valor de un set point (registro fijo). permitiendo colocar una caja vacía. Cuando el registro del contador sea igual al set point. cuya unidad. cuya caja se llena con 24 botellas. la caja se desplaza. con FF JK. Diseño libre. • Realice el mismo diseño anterior. cuyo valor es de 25. 5. debe reiniciar su cuenta. GUÍA DE EJERCICIOS • Se tiene un registro de 5 bits. • Se tiene un sistema empaquetador de botellas. 10. 20 . proveniente de un contador de 5 bits (asíncrono). etc.). Luis Zurita CONTADORES SÍNCRONOS • Los mismos conceptos iniciales del tema 2 sobre contadores asíncronos tienen validez para este tema (Módulo. • En este tema estudiaremos los contadores síncronos. estados. secuencias truncadas. • A continuación describiremos las principales partes de un contador síncrono de dos bits. • Según sea la señal de reloj aplicada a los FF.08/11/2011 PUNTO 3: CONTADORES SÍNCRONOS Prof. • En los contadores síncronos los FF reciben la señal de reloj al mismo tiempo. 21 . Se clasifican en asíncronos y síncronos. divisores de frecuencia. • Síncrono: sucesos que poseen una relación temporal fija o constante entre sí. El dato de entrada del FF depende de la salida del FF anterior 2 S J CLK Q J CLK S 4 5 1 7 4 5 2 Q 7 R 3 RELOJ Reloj conectado a todos los FF del sistema FF que da el bit menos significativo (LSB) FF que da el bit más significativo (MSB) FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS • En los contadores asíncronos. que impide de que cambien al mismo tiempo? 3 74111 R K Q 6 1 K Q 74111 6 22 . se sigue dependiendo del FF anterior. si todos los FF reciben el flanco de reloj al mismo tiempo. ¿Ahora. para cambiar el valor del siguiente FF se dependía del FF anterior que daba el pulso del reloj. conectados a Vcc (5VDC) VCC Conexión en cascada. • En los contadores síncronos.08/11/2011 CONTADOR SÍNCRONO DE 2 BITS Primer FF trabajando en modo T. pero ahora para proporcionar el valor de las entradas J y Q. • Se recuerda que el reloj llega al mismo tiempo a todos los FF. 23 . es la causa de que los contadores asíncronos tengan un uso limitado. • Pero: ¿Cómo funciona ese retardo? En la siguiente lámina. se maximizará el efecto del retardo para entender su explicación: FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 1 Reloj Q0 Q1 Retardo de propagación a través de FF0 0 En este estado 1. • Cabe destacar que los contadores síncronos eliminan el problema del retardo acumulado que limitaba la frecuencia de funcionamiento en los asíncronos. pero el retardo de propagación que sufre el pulso desde la entrada hasta la salida.08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS • La respuesta anterior. por lo que no cambiará su valor de salida. el FF0 cambia de estado. cuando pasa el pulso de reloj. no permite que el FF siguiente tenga un estado alto (1 lógico) en sus entradas. El retardo. El retardo de propagación que sufre el pulso desde la entrada hasta la salida. permite que el FF siguiente tenga un estado alto (1 lógico) en sus entradas. no permite que el FF siguiente tenga un estado alto (1 lógico) en sus entradas. pero el retardo de propagación que sufre el pulso desde la entrada hasta la salida. por lo que cambiará su valor de salida. 24 . FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 3 Reloj Q0 1 Q1 Retardo de propagación a través de FF0 y FF1 En este estado 3. por lo que no cambiará su valor de salida. cuando pasa el pulso de reloj. el FF0 cambia de estado. el FF0 cambia de estado.08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 2 Reloj Q0 Q1 Retardo de propagación a través de FF0 y FF1 En este estado 2. cuando pasa el pulso de reloj. los cuales presentan un retardo mínimo que permite su funcionamiento como contadores síncronos. 25 . por lo que cambiará su valor de salida.08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 4 Reloj Q0 Q1 Retardo de propagación a través de FF0 y FF1 En este estado 4. El retardo de propagación que sufre el pulso desde la entrada hasta la salida. permite que el FF siguiente tenga un estado alto (1 lógico) en sus entradas. cuando pasa el pulso de reloj. La señal punteada es la señal real de los FF. el FF0 cambia de estado. CONTADOR SÍNCRONO DE 2 BITS CLK Q0 Q1 La señal continua es la señal teórica de los FF. En esta gráfica se pueden apreciar los cuatro estados descritos en las láminas anteriores. VCC 1 3 2 74LS08 Q 7 12 11 R 14 2 2 Q0Q1 S S J CLK Q J CLK K J CLK S 4 5 1 7 4 5 Q 9 R 3 3 RELOJ 13 74111 74111 R K Q 6 1 Q 6 15 K Q 74111 10 26 . descrito anteriormente. Por tanto 22= 4 estados. (J1K1=Q0Q1) • El contador de 3 bits. La diferencia es que está constituido por 3 FF y que además el dato de entrada depende del FF0 y del FF1. por tanto 23= 8 estados. se dice que tendrá 23 estados.08/11/2011 • El contador de 2 bits. CLK 0 1 2 3 4 Q1 0 0 1 1 Q0 0 1 0 1 Reinicia la cuenta ó empieza nuevo ciclo CONTADOR SÍNCRONO DE 3 BITS • El funcionamiento del contador binario de 3 bits es el mismo que el contador síncrono de 2 bits. se dice que tendrá 2N estados. donde N es el número de Flip-Flops que tiene el contador. El funcionamiento es el mismo del anterior de 3 bits. sin embargo observen la dependencia de los datos de entrada: U4:B VCC 1 3 2 14 Q0Q1 4 6 5 Q0Q1Q2 74LS08 Q 7 12 11 J CLK 74LS08 Q 9 12 11 J CLK S S S J CLK Q J CLK S 4 5 1 7 4 5 14 2 2 Q 9 R R R 3 3 13 RELOJ 13 74111 74111 74111 R K Q 6 1 K Q 6 15 K Q 10 15 K Q 74111 10 27 .08/11/2011 CLK 0 1 2 3 4 5 6 7 8 Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Reinicia la cuenta ó empieza nuevo ciclo CLK Q0 Q1 Q2 TABLA DE ESTADOS SEÑAL DE SALIDA DEL CONTADOR DE 3 BITS CONTADOR SÍNCRONO DE 4 BITS • Para fines didácticos. a continuación se mostrará un contador de 4 bits. • Esta norma es motivada a que son los circuitos que se consiguen con mayor facilidad en el mercado. COUNT UP. LOAD. DEBEN ser realizados con alguno de los siguientes modelos: • 74160. 74163. MAX/MIN (74190) • CLEAR. los ejercicios que se realizarán para el proyecto a evaluarse. y con especial atención a las funciones que realizan las siguientes entradas: • MR. BORROW. INVESTIGACIÓN • El estudiante debe investigar su funcionamiento. TC (74160) • CLR. RCO (74163) • CTEN. 74193. PE. ENP. 74190. ENT.08/11/2011 INVESTIGACIÓN • En la actualidad se trabajan con circuitos integrados de contadores. CP. COUNT DOWM (74193) 28 . LOAD. CEP(EP). CARRY. D/U. CET(ET). permitiendo colocar una caja vacía. Diseño libre. 2. 74163. GUÍA DE EJERCICIOS 3. Se tiene un estacionamiento cuya capacidad es de 120 vehículos. que permiten subir o bajar el número de vehículos. Realice un contador de personas para el comedor del IUT Cumaná. Utilice cualquiera de los siguientes CI: 74160. impidiendo el paso de vehículos y activar un led indicando que el estacionamiento está lleno. cuya caja se llena con 36 botellas. Se tiene un sistema empaquetador de botellas. Si se llega a la capacidad máxima. se debe mantener una barrera activada. (Barrera= 1 (desactivada) 0 (activada). 29 . desde 000 hasta 200 y reinicie la cuenta. La duración del desplazamiento es 2 segundos.08/11/2011 GUÍA DE EJERCICIOS 1. Alcanzado este número. la caja se desplaza. (Motor correa caja= 1 (0n) 0 (Off). Diseño Libre. Se tiene un sensor de entrada y uno de salida. 74193 u otro contador síncrono de su preferencia. 30 . mediante una señal sonora (sirena). 6. para otorgarle un premio cuando ingrese el visitante número 700.08/11/2011 GUÍA DE EJERCICIOS 4. Observe el funcionamiento del video del contador que se encuentra en nuestro blog. 5. Diseño libre. diseñe y simule su funcionamiento. Realice un registrador de visitas (Datalogger) en un centro comercial. Diseñe un contador de personas para el centro de copiado del IUT Cumaná. Diseño libre. el conteo va desde 00 hasta 100. Dispone de un botón de incremento y uno de decremento.