Contadores AsincronosUn contador es un circuito secuencial el cual cambia de estado de acuerdo una secuencia establecida por el diseño. Un contador, está construido con base de Flip-Flops. El número de Flip-Flops utilizados indica el número de bits del contador, esdecir, cada Flip-Flop representa un bit dentro de la secuencia de conteo. El termino asíncrono indica que los eventos no poseen una relación temporal fja entre ellos y que no necesariamente ocurren en el mismo instante de tiempo. Esto indica que en un contador asíncrono los Flip-Flops no comparten la misma señal de reloj. Contador Asíncrono Binario de 2 bits Para obtener un contador asíncrono, se debe usar 2 Flip-Flops J-K fanco de bajada. Se debe conectar de la misma forma que un divisor de frecuencia. Entonces se debe conectar la señal de reloj a la entrada de reloj del primer Flip-Flop cuya salida se considera Q0. Esta salida entonces será el reloj del siguiente Flip-Flop cuya salida se denominara Q1. Las entradas J y K deben estar en 1 lógico. La siguiente fgura muestra la implementación del contador y los oscilogramas que dan como resultado de su funcionamiento. En los oscilogramas, se puede apreciar que en cada fanco de bajada del reloj, bascula Q0 y en cada fanco de bajada de Q0bascula Q1. Analizando los valores de Q0 y Q1 en cada periodo de reloj, se nota que las salidas Q0 y Q1 forman estados que se pueden representar en una tabla denominada tabla de secuencia. El la fgura anterior, se muestra que en cada basculación existe un tiempo de retardo de propagación que equivale a 30 nseg que es el tiempo de retardo de un Flip-Flop J-K. Contador Asíncrono Binario de 4 bits Para obtener un contador asíncrono de 4 bits. Q2 y Q3 forman estados que se pueden representar en una tabla de secuencia. Analizando los valores de Q0. bascula Q0 y encada fanco de bajada de Q0 bascula Q1 y sucesivamente. . se debe usar 4 Flip-Flops J-K fanco de bajada. se nota que las salidas Q0. Q1. se puede apreciar que en cada fanco de bajada del reloj. La implementación es igual que la anterior.Q1. La siguiente fgura muestra la implementación del contador y los oscilogramas que dan como resultado de sufuncionamiento. En los oscilogramas. Q2 y Q3 en cada periodo de reloj. de esta forma el estado siguiente del 10012 seria el 00002. . se debe usar 4 Flip-Flops J-K fanco de bajada. La implementación es igual que la anterior. La solución es enviar una activación del Clear cuando se presente este estado.Contador Asíncrono BCD Para obtener un contador asíncrono BCD. Para obtener estos resultados es necesario encontrar una expresión Booleana que permita obtener los resultados deseados. La cuenta debe hacerse hasta el estado 10012 lo cual indica que no se desea la presencia del estado 10102. Para el diseño se debe partir de la tabla de secuencia del contador considerando el valor del CLR. Sin embargo requiere un elemento adicional. en el momento es que la combinación de las salidas dan el estado 10102 hay un clear asíncrono a todos los Flip-Flops regresando rápidamente la señal de clear a nivel alto. Contador Asíncrono Binario de 4 bits descendente Para obtener un contador asíncrono de 4 bits descendente. . En la salida Q1 también se presenta un glitch. Otra forma de hacer la implementación. se puede apreciar que en cada fanco de bajada del reloj. pero conectando la salida Q negado de un Flip-Flop al reloj del siguiente Flip-Flop.La siguiente fgura muestra la implementación del contador y los oscilogramas que dan como resultado de su funcionamiento. Sin embargo. En este caso. se debe usar 4 Flip-Flops J-K fanco de subida. La implementación es exactamente igual al contador asíncrono binario de 4 bits. en el instante en que el contador tiene el valor 10102. ya que se considera un impulso no deseado. se convierte en el reloj del siguiente Flip-Flop. Esta segunda opción. La siguiente fgura muestra la implementación del contador y los oscilogramas que dan como resultado de su funcionamiento. suele ser mas conveniente debido a que en el mercado se encuentra con mayor frecuencia Flip-Flops fanco de bajada. cambiando el fanco del reloj. Sin embargo. En los oscilogramas. bascula Q0 y en cada fanco de bajada de Q0 bascula Q1 y sucesivamente. Este pequeño impulso que se presenta en la línea de clear se denomina glitch. es usar Flip-Flops fanco de bajada. lasalida Q de un Flip-Flop. esta es la única forma de implementar contadores de modulo diferente de 2n con un contador asíncrono. Q2 y Q3 forman estados que se pueden representar en una tabla de secuencia. Q1. se puede apreciar que en cada fanco de bajada del reloj. bascula Q0 y en cada fanco de subida de Q0 bascula Q1 y sucesivamente. Q1. se nota que las salidas Q0. . Q2 y Q3 en cada periodo de reloj.En los oscilogramas. Analizando los valores de Q0. se puede concluir que al reloj del siguiente Flip-Flop. debido a que el reloj del Flip-Flop 0 se en cuentra conectado a la salida del temporizador. Entonces. considerando que cuando esta entrada se encuentre en 0 lógico. Entonces se obtiene la siguiente expresión Booleana. se debe aplicar una XOR entre la entrada AD y la salida Q. . Con base en el resultado anterior. es necesario tener una entrada adicional que permita seleccionar la cuenta ascendente o descendente.Contador Asíncrono Binario de 4 bits ascendente / descendente Para obtener un contador asíncrono de 4 bits ascendente descendente. se plantea el siguiente diseño. La tabla anterior plantea que cuando la entrada AD sea 0. Para este contador. se debe usar 4 Flip-Flops J-K fanco de bajada. Esto se debe aplicar para los Flip-Flops 1. 2 y 3. el contador cuenta descendente y para ello se debe aplicar al reloj del siguiente Flip-Flop la línea Q negado. Por medio de esta entrada. se desea seleccionar Q o Q negado para que se aplique al reloj del siguiente Flip-Flop. el contador cuente ascendente y cuando se encuentre en 1ógico el contador cuenta descendente. el contador cuenta ascendente y para ello se debe aplicar al reloj del siguiente Flip-Flop la línea Q. Pero cuando la entrada AD sea 1. La siguiente fgura muestra la implementación del contador y los oscilogramas que dan como resultado de su funcionamiento. se puede apreciar que mientras la entrada AD se encuentra en 1 lógico. En el momento en que la entrada es 0 lógico. se nota que las salidas Q0. el contador para a contar ascendente. el contador cuenta de forma descendente. . Analizando los valores de Q0. Q2 y Q3 en cada periodo de reloj y con base en la entrada AD. Q1. En los oscilogramas. Q2 y Q3 forman estados que se pueden representar en una tabla de secuencia. Q1.