Amplificadores en Cascada

11Autor principal Dr. Alberto Lastres Capote Autoras: MSc. Adelaida Torres Colón E-mail: [email protected] E-mail: [email protected] [email protected] E-mail: [email protected] Dra. Agnes Nagy INDICE AMPLIFICADORES EN CASCADA 4 4.1 4.1.1 4.1.2 4.1.3 4.2 4.3 4.3.1 4.3.2 4.3.3 4.4 4.5 4.6 4.7 4.7.1 4.7.2 4.7.3 4.7.4 4.7.5 4.7.6 4.7.7 4.7.8 4.8 4.8.1 4.8.2 4.8.3 4.8.4 4.8.5 4.9 4.9.1 4.10 4.11 4.12 página 1 1 2 3 4 4 5 5 6 6 6 7 8 9 10 11 11 12 12 12 13 13 15 15 17 18 19 20 20 22 23 23 27 ANÁLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS CON BJT A LAS 27 AMPLIFICADORES MULTIETAPAS A FRECUENCIAS MEDIAS CIRCUITOS CON ACOPLAMIENTO DIRECTO Análisis estático Análisis dinámico. Criterios de selección de las configuraciones de la cascada. AMPLIFICADORES CON MUY ALTA RESISTENCIA DE ENTRADA AMPLIFICADORES EN CASCADA BIFET A FRECUENCIAS MEDIAS Análisis estático Cálculo de los parámetros de los modelos Análisis dinámico CONEXIÓN DARLINGTON CONEXIÓN CASCODE EFECTO DE AUTOELEVACIÓN (BOOSTRAP) EL AMPLIFICADOR OPERACIONAL (A0). Características del AO Aplicaciones analógicas básicas Amplificador no inversor Seguidor de voltaje Fuente de corriente Sumador inversor. Integrador. Amplificador de instrumentación (AI) EL AMPLIFICADOR DIFERENCIAL (AD) Análisis estático del AD. Característica transferencial Análisis dinámico del AD a frecuencias medias Análisis del AD para señales de modo diferencial Análisis del AD para señales de modo común Relación de rechazo de MC (RRMC) EL AMPLIFICADOR DIFERENCIAL CON CARGA ACTIVA Etapa de ganancia emisor común con alta ganancia de voltaje DESPLAZADOR DE NIVEL ETAPA DE SALIDA EJERCICIOS MEDIAS ANÁLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS BIFET A FRECUENCIAS MEDIAS ANÁLISIS ESTÁTICO Y DINÁMICO DEL AMPLIFICADOR DIFERENCIAL 28 30 31 Bibliografía 1 A. Lastres, A. Torres, A. Nagy . En los amplificadores integrados y en algunos discretos. la selección del punto de operación y su factor de estabilidad se realiza etapa por etapa. la salida por el colector de la primera etapa E-C alimenta directamente la base del transistor Q2. Torres. Lastres. Estos valores de corriente de polarización. tratando que la señal se afecte lo menos posible debido a la polarización.1 CIRCUITOS CON ACOPLAMIENTO DIRECTO. En el diseño de un amplificador con determinadas características. Como ya se sabe. Nagy .MONOGRAFIA AMPLIFICADORES EN CASCADA 4. Como se muestra en la figura 2 para dos etapas en cascada. 4. La AV total del amplificador se calcula por tanto como el producto de las ganancia de voltaje de cada paso. Las ganancias de corriente y de voltaje totales pueden ser calculadas en forma independiente aunque se mantiene la relación entre ellas dada por: AV = AI (Rcarga/Ri) Ni los transistores ni los puntos de operación de los distintos pasos tienen que ser iguales. En amplificadores con acoplamiento R-C. AMPLIFICADORES MULTIETAPAS A FRECUENCIAS MEDIAS. A. en forma independiente. AV = Vo/Vi1 = (Vo/Vi2)(Vi2/Vi1) = AV1AV2 Figura 1. Cuando se requiere amplificar señales de frecuencias bajas en este tipo de amplificador. 1 A. el costo y el tamaño de los capacitores de acoplamiento es grande. la AV de una etapa depende de su resistencia de carga. Por otro lado. Se empleará el mismo método de análisis presentado para etapas simples (bipolar ó FET). El efecto de la polarización de cada etapa sobre la ganancia de una cascada de etapas emisor-común. puede ocurrir que la ganancia de una etapa no sea suficiente para obtener la AVS requerida o que las resistencias de entrada o de salida no sean las adecuadas para la configuración empleada. ICQ2 = 5 mA. ICQ3 = 10 mA). donde la resistencia de carga de cada paso incluye la de entrada del siguiente. No se incrementan en forma exagerada para evitar una excesiva disipación de potencia en reposo. se minimiza si se selecciona las corrientes ICQ de forma tal que se incrementen gradualmente desde la entrada a la salida. cuyo valor no puede seleccionarse de forma independiente debido a las restricciones que impone la polarización (V CC y VCEQ). A. La polarización de la primera etapa se logra a través de Rb1 conectada del emisor de Q2 a la base de Q1. Amplificador multietapas. con valores de RC y de Ri que decrezcan gradualmente (ICQ1 = 1 mA. con el objetivo de eliminar el empleo de los capacitores de acoplamiento se utiliza la conexión directa entre las etapas. pues la señal adquiere mayor amplitud a medida que es amplificada por cada etapa. En ambos casos se requiere de varias etapas conectadas en cascada como muestra la figura 1. para amplificar señales de CD estos capacitores tienen que ser eliminados y se requiere del empleo de circuitos con acoplamiento directo entre las etapas. donde la salida de una etapa está unida a la entrada de la siguiente. el punto de operación de cada transistor así como el factor de inestabilidad relativa. de las ecuaciones de malla se encuentran las expresiones de IC1 y de IC2 en función de los resistores y parámetros de los transistores. Esta configuración tiene como ventaja adicional. que es más económica al ser más sencillo el circuito que tiene un menor número de elementos pasivos. suposición que debe ser comprobada al final. la estabilidad del punto de operación se ve mejorada. Normalmente F >> 1. la corriente que se realimente a la base de Q1 debe tener un sentido tal que tienda a contrarrestar favorablemente cualquier cambio en ICQ2. Para que sea realimentación negativa. El capacitor CE2 debe tener un valor elevado (típicamente de 1000 F) para que el voltaje de directa que aparece a través de RE2 se mantenga constante y se comporte como una referencia de voltaje interna de valor (ICQ2RE2). si la temperatura aumenta.22 Este tipo de conexión provoca que las polarizaciones de las diferentes etapas interactúen lo que limita la libertad en el diseño. aunque tiene como ventaja sobre la de acoplamiento R-C. por lo que en este análisis se despreciará desde un inicio las corrientes de base frente a las de colector. tomando en cuenta la dispersión paramétrica. El factor de inestabilidad del punto de operación de cada transistor se encuentra por el método general estudiado. por lo que el incremento inicial de ICQ2 se reduce hasta que no sobrepase un valor dado. La expresión general de la inestabilidad relativa a evaluar es: 2 . crece ICQ1 y mayor es la caída ICQ1RC1 por lo que se reduce la polarización de la segunda etapa. La reactancia de este capacitor a la menor frecuencia de la señal a amplificar. debe tener un valor despreciable frente a RE2. la corriente IBQ2 tiende a decrecer. Tiende a crecer ICQ2 así como la caída ICQ2RE2 lo que provoca que IBQ1 crezca. por estar conectada la base de este al emisor de Q2 y no directamente a la batería. Etapas con acoplamiento directo. se logra al muestrear la corriente de emisor de Q2 que circula a través de RE2 e introducir dicha muestra por la base de Q1 (IB1 es proporcional a IE2 = IC2 si F >> 1). la estabilidad del punto de operación se alcanza por medio del empleo de la realimentación negativa de CD.1 Análisis estático.1. Para encontrar en este circuito. Como ambas etapas tienen resistores de emisor. Al analizar la estabilidad del punto de operación de Q2 en el esquema anterior. evaluando las expresiones de IC1 y de IC2 halladas anteriormente para los casos extremos con Tmax y Tmin. Por tanto al decrecer el voltaje en la base de Q2. 4. pues elimina la posible influencia de la ondulación de VCC sobre el punto de operación de Q1. señal pues se reduce el ruido a la entrada del circuito. Al aumentar IBQ1. Este efecto regulador en el circuito anterior. la de poder amplificar señales muy pequeñas (del orden de V). En la polarización con acoplamiento directo. Esto mejora considerablemente la resolución de la Figura 2. VBE! .VBE2) << VCC. lo que provoca que ICQ2 sea mínimo. Modelo híbrido simplificado. Los índices del amplificador se calculan con el mismo método empleado para etapas simples bipolar ó FET.1. se calculan los parámetros de cada transistor para el modelo de pequeña señal a emplear. Esta situación se debe tomar en cuenta al evaluar la inestabilidad de cada etapa.VBE2)/(RC1 + RE1 + Rb1/ Si se cumple que Rb1/ F1(RC1 F1) F1. la influencia de los VBE se reduce considerablemente y se mejora la estabilidad del circuito. al despreciar las IB se obtienen las siguientes ecuaciones de malla: VCC = ICQ1RC1 + VBE2 + ICQ2RE2 ICQ2RE2 = IB1Rb1 + VBE1 + ICQ1RE1 A temperatura ambiente en silicio ICO = 0.ICqmin)/ICqmin Del circuito.ICQ2(RE2 + RC2) Una vez concluido el cálculo de ICQ1 e ICQ2 se debe comprobar la suposición de que IB << ICQ.2 Análisis dinámico. 4.(VBE1 + VBE2)/VCC] Esta expresión plantea que ICQ1 depende solo de las variaciones relacionadas con los VBE.ICQ/ICQmin = (ICqmax . A frecuencias medias. el voltaje en el colector de Q1 se hace mínimo.ICQ1(RE1 + RC1) VCEQ2 = VCC . Figura 3. Una vez calculado los puntos de operación. La potencia disipada en reposo en los colectores de cada transistor se calcula como PCQ = ICQVCEQ. si se cumple que (VBE! . el circuito equivalente utilizando el modelo híbrido simplificado (hoe 0) es el mostrado en la figura 3. ocurre que cuando ICQ1 sea máxima. por tanto IB1 = ICQ1/ ICQ1 = (VCC .VBE2)/(RC1 + RE1 + Rb1/ F1)](RE1 + Rb1/ F1)} Al evaluar las expresiones halladas para ICQ1 e ICQ2 para los casos extremos. Simultaneando: + RE1) << 1. 3 . Por otro lado: VCEQ1 = VCC . de la expresión anterior se obtiene que: ICQ1 = VCC/(RC1 + RE1)[1 . De igual forma se obtiene que: ICq2 = [1/RE2] {VBE1 + [(VCC -VBE! . la ganancia de voltaje total es muy alta y la señal de salida esa en fase con la de entrada a frecuencias medias. no se emplea el base común por tener AI < 1 y su Ri es tan baja que carga violentamente a la etapa que lo excita. Ib1 = Ib2 = 0 y por tanto Ro = ) Como son dos etapas emisor común en cascada. en las etapas intermedias de una cascada se emplean las configuraciones emisor común ó fuente común por tener AI y AV grandes. 4. Para las etapas de entrada y de salida. se tiene que: Ri = hie + (1 + hfe)RE. ciertos transductores trabajan en forma óptima cuando operan a circuito abierto y otros cuando tienen un cortocircuito en su salida. En forma general AV = AI(Rcarga/Ri). Con relación a la entrada. en realidad no ocurre así. por lo general si la RL es baja ó tiene efectos capacitivos. 4. Ri aparenta ser todo lo grande que se desee si se aumenta RE. para el segundo caso se recomienda el empleo de la configuración base común.Vohoe]RE Ri = hie + [(1 + hfe)RE]/(1+ hoeRE) Figura 4. si se cumple la condición de validez en que h oeRE << 1. pero con Ri pequeño. Configuración colector común. La resistencia de entrada y la de salida del amplificador corresponde con la RI1´ de la primera etapa y con la Ro2´ de la segunda etapa respectivamente. Para la configuración colector común mostrada en la figura 4. para lo cual el empleo de los FET es muy ventajoso. según los fabricantes. presentan una Ri muy alta que toman poca corriente del paso que lo excita y tienden a no amplificar corriente. En ocasiones. de acuerdo con: Ri = Vi/Ib = (Ibhie + Vo)/Ib = hie + Vo/Ib Vo = [(1 + hfe)Ib .2 AMPLIFICADORES CON MUY ALTA RESISTENCIA DE ENTRADA. 4 . Por otro lado. pues al crecer RE llega el momento en que deja de cumplirse la condición de validez por lo que cambia la expresión de Ri.3 Criterios de selección de las configuraciones de la cascada. lo que provoca que se incremente h ie (hie = rb + hfeVT/ICQ). se deben considerar los requerimiento de acople de impedancias. Para el primer caso se recomienda como etapa de entrada el empleo de FET ó de colector común por su alta R. Como ya se sabe. Este valor puede incrementarse si se emplean transistores superbeta de muy alta hfe o si se reduce la corriente de polarización de la etapa. Para el caso de la etapa de salida. por motivos de ruido no es permisible el empleo de los FET y se requieren de circuitos con bipolares. Por otro lado.AIS = IL/IS = (IL/Ib2)(Ib2/Ib1)(Ib1/IS) = [-hfe2RC2/(RC2+ RL)][-hfe1RC1/(RC1+ hie2)][RS´/(RS´ + Ri1)] RS´ = RSllRb1 Ri1 = hie1 + (1 + hfe1)RE1 Ri´ = Rb1llRi1 AVS = Vo/VS = (ILRL)/(ISRS) = AIS(RL/RS) Ro´ = RollRC2 = RC2 (pues si IS = 0.1. en determinadas aplicaciones se requiere de amplificadores con resistencia de entrada elevada. Por lo general. por lo que para lograr una ganancia de voltaje elevada se requiere de etapas con valores altos de AI y de Rcarga . las configuraciones colector común ó drenaje común que tienen AV < 1. es conveniente terminar la cascada con una etapa colector común ó drenaje común que tiene una R o´ muy pequeña. emisor común con resistor en emisor. sobre todo si la resistencia total conectada físicamente a su entrada es alta.IDQ(RD + RF) Para el BJT se considera que está operando en la región activa con F >> 1 y por LKV se encuentra la corriente de colector. IDQRD = ICQRC + VEB VECQ = VCC . Se calcula el punto de operación de cada transistor para encontrar los parámetros de los modelos de pequeña señal del FET y del BJT.ICQ(RC + RE! + RE2) > VCEsat 5 . Con RE = 380K.VT) ID = Kp(Vgs . cuando RE : Ri = hie + (1 + hfe)/(1/RE + hoe) = hie + (1 + hfe)/hoe Si se evalúa esta última expresión con valores típicos de hie = 2K. en la práctica se limita esta solución a valores de Ri = 500K. hfe = 100 y hoe = 10 S La Ri máxima posible a obtener es de 10M. Para la región de saturación: VDSQ (VGSQ . En la figura 5 se muestra una cascada fuente común . Amplificador BIFET. Como este valor de RE tan elevado demanda de un VCC no real.3.Para el caso límite. Figura 5. la Ri sería de 8M. Para el MOSFET se parte de que trabaja en la región de saturación y una vez calculado los voltajes y corrientes de reposo se comprueba la suposición. El transistor FET es muy usado en las etapas de entrada de los preamplificadores por presentar muy alta resistencia de entrada y por ser menos ruidoso que el BJT. 4.VT)2 con VGS = VTH -IDRF VTH = VCC[R2/(R1 + R2)] Rg = R1llR2 VDSQ = VCC . 4.1 Análisis estático.3 AMPLIFICADORES EN CASCADA BIFET A FRECUENCIAS MEDIAS. Por encima de este valor de resistencia de entrada se tienen que emplear etapas con FET ó par Darlington con circuitos de autoelevación. 1 Ri2 = hie + (1 + hfe)RE1 (RDllRi2)/rd > 0. Se supondrá que se cumple para la segunda etapa.4. en el cálculo es conveniente comenzar por AVS. AVS = Vo/VS = (Vo/Vi2)(Vi2/Vgs)(Vgs/VS) AVS = [-hfeRL2/Ri2][-gm1RL1][Rg/(RS + Rg)] AVS dB = 20logAVS Para un valor dado de Vs (rms). Condición de validez: hoe(RE1 + RCllRL) < 0. Para calcular los diferentes índices del amplificador a frecuencias medias. Para su empleo en la configuración colector común. Circuito equivalente del amplificador BIFET.VT) = gm1rd rd = (VA + VDSQ)/IDQ hie = rb + r = rb + hfeVT/ICQ gm2 = ICQ/VT Para el BJT: 4.3 Análisis dinámico.2 Cálculo de los parámetros de los modelos. en que la corriente de emisor de Q1 alimenta la base de Q2.3. Por la presencia en la etapa de entrada del MOSFET.4 CONEXIÓN DARLINGTON. se dibuja el circuito equivalente despreciando los efectos capacitivos como muestra la figura 6. El par Darlington se obtiene de la conexión de dos transistores como se muestra en la figura 7.3. Para el MOSFET: gm1 = diD/dvgs Q = 2Kp(VGSQ . se pueden calcular: Los demás índices del amplificador son: AIS = IL/IS = (Vo/RL)/(VS/RS) = AVS(RS/RL) Ri´ = RgllRi = Rg pues Ri = Ro´ = RollRC = RC pues Ro = 4. se tiene que su circuito equivalente es: Vo (rms) = AVSVs (rms) IL = Vo/RL PL = Vo2/RL 6 .1 RL2 = RCllRL RL1 = rdllRDllRi2 Figura 6. Para simplificarlo se plantean las condiciones de validez de cada etapa. Para la segunda etapa. 4. Este circuito se puede analizar como una cascada de dos etapas colector común. por lo que no debe cumplirse la condición de validez para la primera etapa por ser (hoe1Ri2 > 0. 7 . se tiene que: AI = IL/Ib1 = (IL/Ib2)(Ib2/Ib1) = (1 + hfe2)(1 + hfe1){(1/hoe1)/[(1/hoe1) + Ri2]} AI = (1 + hfe2)(1 + hfe1)/(1 + hoe1Ri2) = hfe2 hfe1/(1 + hoe1Ri2) De nuevo aparece para el par Darlington en su conjunto. De un análisis de pequeña señal.Figura 7. Al ser distintos los puntos de operación de Q1 y de Q2. por tener típicamente RE2 un valor relativamente bajo.3V. Para este caso se encontró que: Ri1 = hie1 + [(1 + hfe1)Ri2]/(1+ hoe1Ri2). Este valor de Ri2 es elevado. la hfe equivalente dada por hfe1hfe2. se concluye que la conexión Darlington se puede considerar como un transistor con una F equivalente dada por el producto F1 F2.1). con el modelo híbrido simplificado se tiene que: Ri2 = hie2 + (1 + hfe2)RE2. para reducir la diferencia entre las dos ICQ y evitar que la F1 sea muy pequeña por ser ICQ1 baja.1). De acuerdo con este resultado. El par Darlington en colector común. sus parámetros ¨h¨ no serán los mismos. La principal aplicación del circuito cascode mostrado en la figura 8 y que está formado por una cascada de etapas emisor común . de acuerdo con: IE1 = (1 + IE2 = (1 + F1)IB1 = IB2 F2)IB2 = (1 + F1)(1 + F2)IB1 = F1 F2IB1 si F >> 1. se debe cumplir la condición de validez en que (hoeRE2 < 0. es obtener una ganancia de voltaje grande sobre un rango de frecuencia más ancho que la obtenida por una configuración emisor común. El transistor Darlington es muy usado en la configuración colector común debido a que su alto valor de hfe equivalente provoca que AV = 1. Ri sea extremadamente grande y la Ro extremadamente pequeña. Los fabricantes lo encapsulan como si fuese un transistor discreto sencillo de tres terminales pero con valores de F equivalente mínima de 7500 y un VBEact de 1.5 CONEXIÓN CASCODE. Por esto es conveniente conectar el resistor R E1 al emisor de Q1.base común. Los puntos de operación de cada transistor no son iguales. por lo que del circuito equivalente: I3 = (Vi . al tener en cuente el efecto de la resistencia de polarización Rb que es de valor mucho menor. Sin embargo.6 EFECTO DE AUTOELEVACIÓN (BOOSTRAP).Vo/Vi) = (Vi/R3)(1 . para corriente directa Cb se comporta como un circuito abierto y quien determina el punto de operación al aplicar Thevenin en este circuito auto polarizado es el resistor Rb´. la ganancia de corriente total del cascode es la del primer paso emisor común (A I1) y la ganancia de voltaje total es la del paso emisor común pero con la resistencia de carga del segundo paso B-C (RC). En los circuitos de muy alta resistencia de entrada (Ri). Amplificador cascode. su comportamiento es el siguiente: Rb´ = R3 + R1llR2 = R3 + Rb VTH = VCC[R2/(R1 + R2)] ICQ = F(VTH-VBE)/[Rb´+(1 + VCEQ = VCC . la resultante Ri´ se ve seriamente afectada. 4. en el cascode la resistencia de carga de la primera etapa E-C es la Ri2 de la segunda etapa B-C. Configuración colector-común con bootstrap.Vo)/R3 = (Vi/R3)(1 . A frecuencias medias en un análisis de pequeña señal. Como Rb por problemas con la estabilidad del punto de operación no puede incrementarse por encima de determinado valor. se requiere de los circuitos con efecto de autoelevación como el mostrado en la figura 9. para garantizar etapas con Ri´ elevados.AV)] = Vi/Requiv 8 . Cb se comporta como un cortocircuito por su elevado valor (típicamente 50 F).Ib1 = VS/(RS + hie1) Ic1 = hfe1Ib1 = -Ie2 AI2 = Io/Ib2 = 1 si hfe2 >> 1 en B-C Io = -Ic2 = -Ic1 = -hfe1Ib1 AI = Io/Ib1 = -hfe1 AV = Vo/Vi = IoRc/Ib1hie1 = AIRC/hie = -hfeRC/hie1 Figura 8. Esta resistencia de carga del primer paso con un valor bajo (Ri2).AV) = Vi/[R3/(1 .ICQRE F)RE] Figura 9. Si se emplea este en la configuración colector común de alta resistencia de entrada. Como se observa. cuyo valor es típicamente muy bajo comparado con el de R C empleado para obtener la ganancia requerida. es lo que le da al circuito cascode una mejor respuesta de frecuencia. Desde el punto de vista estático. etc. voltaje y corriente de offset. Figura 11. algunos de ellos de propósitos especiales diseñados para bajo ruido ó bajo consumo de potencia. etc. JFET (4ta). El amplificador operacional. los voltajes a través de R3 (el de entrada y el de salida). Ri´ = RillR3/(1 . El resistor R3 introduce realimentación positiva que puede provocar oscilaciones en dependencia del tipo de carga conectada a la salida. la Requiv = R3/(1 . Como R3 está conectado entre la entrada y la salida de un colector común. Esto es lo que hace que la resistencia de polarización de base no influya sobre Ri´. El esquema eléctrico y el circuito equivalente del amplificador operacional se muestran en la figura 11. transistores multicolectores (5ta). Darlington (2da). ancho de banda. serán mas parecidos. se refieren respectivamente a los terminales que no invierten o que invierten la fase de la señal de 9 . conversor I-V y V-I.AV) = y la polarización de base no afectará la resistencia de entrada del amplificador. Se desarrollaron a partir de 1965.AV) = RillRequiv Ri = hie + (1 + hfe)(REllRb) AV = 1 . A la entrada el circuito equivalente de pequeña señal queda como muestra la figura 10. 4. sumador. resistencia de salida baja y un rango dinámico grande. Debe poseer además buenas propiedades con relación al ruido.7 EL AMPLIFICADOR OPERACIONAL (A0). por lo que la corriente de CA por R3 tiende más a cero pues simula un circuito abierto. cargas activas (3ra).Como para el colector común ideal AV 1. a medida que la AV de esta configuración tienda más a uno.hie/Ri Figura 10. Es utilizado en una amplia variedad de funciones. entre ellas como amplificador. Este efecto de auto elevación se puede emplear en cualquier configuración FET o bipolar que tenga valor alto de Ri. Esto es lo que se conoce como efecto de autoelevación. El AO se representa por una fuente de voltaje controlada por voltaje. donde la señal de salida corresponde con la diferencia de las señales de entrada amplificada. transitando por diferentes generaciones: cargas resistivas (1ra). Es un amplificador integrado de muy alta ganancia de voltaje y alta resistencia de entrada. Existen cientos de AO comerciales. capaz de manejar señales de CD y de CA pues posee acoplamiento directo entre sus etapas. Circuito equivalente del amplificador con boostrap. Los signos + y .en las entradas del AO. Otras características importantes del AO son el corrimiento con la temperatura que presentan VOS e IOS. El desplazador de nivel en las primeras generaciones de los AO. para asegurar que V0 sea proporcional a Vi = (V1 .7. La mayoría de los AO están formados por una cascada de dos etapas amplificadoras y un paso de salida con simetría complementaria colector común de AV = 1.V2) y que las señales de modo común que a menudo contienen componentes de CD no tengan un efecto apreciable a la salida. los rangos de modo común a la entrada y a la salida así como el slew-rate que serán estudiados posteriormente. El diagrama en bloque de un AO se muestra en la figura 12. se empleó para ajustar los niveles internos de los voltajes de CD en el AO.2nA En la mayoría de las aplicaciones. Con la etapa de salida colector-común se garantiza la Ro baja requerida. de forma que para circuitos con dos baterías (+VCC y -VEE) el nivel de CD a la salida fuese cero. de nivel CCAv =1 SALIDA Figura 12. Las principales características del AO a lazo abierto o sea sin realimentación externa son: 4.AD + Av1 EC Av2 Desplaz. RiMD alta y AVDM elevada. por lo que es deseable que tengan un valor elevado de ganancia de lazo abierto (AOL) para que el nivel de realimentación (To) pueda ser grande. Diagrama en bloques de un AO. con valores de RRMC alto. Con esto se logra que los parámetros del AO realimentado solo dependan de la red de realimentación externa. Los valores de R i elevado y de Ro bajo. Como etapa de entrada se emplea típicamente el amplificador diferencial (AD). La etapa intermedia emisor-común con alta ganancia de voltaje asegura el valor elevado de AOL requerido.1 Características del AO parámetros ideal típico AOL >104 BW 10Hz RRMC >70dB RiMD >1M Ro 0 <200 parámetros Ii VOS dVOS/dT IOS ideal típico 0 <10nA 0 <10mV 0 <3 V/oC 0 <0. Como la mayoría de los AO tienen un polo dominante en su respuesta transferencial. los AO se pueden clasificar de la siguiente forma: 10 . Cc .salida respecto a la de entrada. De acuerdo con la aplicación. para proveer las entradas inversora y no inversora requeridas. Se requiere de un valor grande de relación de rechazo al modo común (RRMC). acercan al AO al amplificador ideal de voltaje. El voltaje y la corriente de offset (VOS e IOS) dan una medida del grado de asimetría que tiene el circuito. los AO se realimentan externamente. el producto ganancia ancho de banda es idéntico para la condición de lazo abierto y de lazo cerrado. que debe ser poca para tecnologías de avanzada y con un adecuado diseño. amplificador de precisión (AD705).3 Como amplificador no inversor se muestra en la figura 14. La ganancia de voltaje no depende de RL siempre que este sea mayor que el valor mínimo dado por el fabricante Los resistores R1llR2 se conectan a la entrada no inversora para que ambas entradas estén cargadas con resistores similares y eliminar posibles asimetrías en el circuito que afecten otros parámetros. Debido a que la corriente por las entradas son cero. amplificador de muy baja corriente de entrada (AD549). 11 . Amplificador no inversor. se requiere que Vi = 0. Como Vi = 0.- amplificador de propósito general de bajo costo (AD741).) .AV = (como el voltaje Vo = -AVVi es finito. Ya se conoce que el AO ideal tiene las siguientes características: .7. de donde: I = V1/R1 = -Vo/R2 AV = Vo/V1 = -R2/R1 Vo < VCC Ri´ = V1/I = R1 (baja) Figura 13. la corriente I que entrega la fuente de señal V1 circulará por R1 y R2. . aplicando superposición se tiene que Vi = V1 .RiMD = (por lo que no circula corriente por ninguna de sus entradas) . 4. amplificadores de bajo ruido (AD OP-27). Amplificador inversor La expresión hallada para AV solo depende de la relación de los dos resistores externos. aparece una tierra virtual en el terminal de entrada (-) del AO. Con Vi = 0.ancho de banda (BW) infinito (el AO responde igual a todas las frecuencias). amplificador de alta velocidad (AD843).si V1 = V2 = 0. En la figura 13 se muestra una aplicación del AO ideal como amplificador inversor.2 Aplicaciones analógicas básicas. AO dobles ó cuádruple (AD 648 y AD704).V2 = Vo R1/(R1 + R2) .Ro = 0 .V2 = 0 AV = Vo/V2 = 1 + R2/R1 Ri = Figura 14. Vo = 0.7. 4. cuando AV . Fuente de corriente. cuyos parámetros son: Vo V2 AV = 0. Se emplea como buffer para acoplar impedancias.. + Vn) si R1 = R2 = .7.. el resistor R1 es innecesario y se obtiene el seguidor de voltaje ideal mostrado en la figura 15. 4. IREF = IZ = (VCC -VZ)/R si rZ = 0 Io = (VCC -VZ)/R1 por ser Vi = 0 Figura 16.5 Otra aplicación lineal del AO como fuente de corriente es la mostrada en la figura 16. = Rn 12 .75 Ii = 1 nA BW = 10 MHz Figura 15.7..9997 Ri = !06 M Ro = 0.. que tiene ganancia de voltaje unitaria.. La misma permite incrementar la corriente Io por la carga a valores por encima de la máxima que puede entregar el AO. Otras aplicaciones elementales del AO.6 Sumador inversor. + I = V1/R1 + V2/R2 + . Un AO de este tipo fabricado por National S/C es el LM110.. ´ + Figura 17..4 Seguidor de voltaje La realimentación negativa que introduce R2 provoca que AV dependa solo de la relación entre los resistores externos al igual que en el caso anterior.... Si se hace R2 = 0.4.. se obtiene a la salida una señal que es proporcional a la suma de los voltajes de entrada analógicos. 4. + Vn/Rn) Vo = -R´/R1(V1 + V2 + . Seguidor de voltaje. La realimentación es negativa siempre que R 2 se conecte desde la salida hasta la entrada inversora.. + Vn/Rn (superposición) Vo = -IR´ = -R´(V1/R1 + V2/R2 + . resistencia de salida cero y resistencia de entrada infinita.. Para aumentar aún más el nivel de Io se emplea un par Darlington a la salida. Sumador inversor. En el circuito mostrado en la figura 17 debido a la tierra virtual (Vi = 0) que aparece en la entrada del AO.7.. Muy utilizado en la instrumentación de calidad. bajo ruido.7. RRMC elevada y ganancia de voltaje estable y ajustable.8 Amplificador de instrumentación (AI). Tal integrador realiza la función de circuito de barrido para un tubo de rayos catódicos de un osciloscopio y se conoce como integrador Miller.4.[1/(1 + R3/R4)](1 + R2/R1)} Vo = -R2/R1(V2 . Si se intercambian de posición R1 y C. Esta aplicación se conoce como amplificador diferencial (AD). Amplificador diferencial. Tienen como requisitos técnicos la resistencia de entrada elevada. bajo offset. 13 .7. I = . Para no cargar las fuentes de señales. además el ajuste de la ganancia es complejo. Vo = -(R2/R1)V2 + [R4/(R3 + R4)]V1(1 + R2/R1) Vo = -R2/R1{V2 . Si las fuentes V2 y V1 tienen resistores internos RS1 y RS2 se le adicionan a R1 y R3 respectivamente. Una versión con un solo AO es la mostrada en la figura 19. el resultado es un circuito derivador donde la señal de salida será: Vo = -RC(dVS/dt) 4. La constante de proporcionalidad es la ganancia de voltaje dado por (-R2/R1). se encuentra a Vo en función de V2 y luego a la inversa. entre estas y las entradas del AO se conectan seguidores de emisor. Como deficiencia este circuito presenta diferencia en las resistencias de entrada del terminal positivo y del terminal negativo por motivo de la realimentación presente. buena linealidad. se obtiene a la salida una señal proporcional a la integral del voltaje de entrada VS. pues la salida es proporcional a la diferencia entre las señales de entrada. la señal de salida será una rampa de voltaje [Vo = -Vt/R1C]. Integrador. con V1 = 0.V1) si R1/R2 = R3/R4 Figura 19. para amplificar señales de entrada de pequeña amplitud provenientes de transductores tales como sensores de presión y de termopares. El análisis se realiza aplicando el teorema de la superposición.IC = VS/R1 IC = C(dVo/dt) Vo = [-1/(R1C)] VS dt Figura 18. Con el circuito de la figura 18. Un amplificador de instrumentación mejorado que emplea tres AO en su configuración (AD620 y AD525) tiene la configuración mostrada en la figura 20. Si VS = V = constante. La RRMC se mejora con un matcheo perfecto y se mejora con relaciones (R2/R1) pequeñas.7 Integrador. V2) = (1 + 2R´/R) si R1 = R2 Los amplificadores de instrumentación (AD521. se integra en una pastilla para optimizar sus características tanto de impedancia de entrada como de parámetros de offset. Entre las principales características del AD705 están las siguientes: ADM = 200 V/mV. el voltaje a través de R es cero y no circulará corriente por R ni por R´. ganancia y RRMC.V1)(1 + 2R´/R) Vo = (1 + 2R´/R)(R2/R1)(V1 . V 2´= V2 y V1´= V1. La ganancia de voltaje de cada buffer de entrada (AO1 y AO2) es unitaria para voltajes de modo común (MC). Amplificador de instrumentación. AD705 entre otros) son circuitos integrados caros pero con elevada precisión. Debido a que Vi 0 en cada AO. Por tanto. La resistencia variable R. por lo que el buffer trabaja como un amplificador de ganancia unitaria para MC.V2) por ser AV3 = -R2/R1 ADM = Vo/(V1 . El valor de ADM se puede variar con el potenciómetro R como se demuestra a continuación: I = (V2 . Como la diferencia de los voltajes de entrada del AD de salida de este circuito es nula. La ganancia de voltaje de MD (ADM) y la relación de rechazo de MC (RRMC) se incrementa para éste sistema de dos etapas comparada con la de un solo paso. pero es alta para señales de modo diferencial (MD). 14 . Es por esto que en lugar de implementarse este AI con tres AO independientes.V1)/R V2´ = I(R + 2R´) + V1´ (V2´ .V1). En cambio para modo diferencial en que V1 V2 circulará corriente por R y R´. Observar que si V1 = V2 el voltaje de salida de este circuito es cero.V1´) > (V2 . Para una señal de modo común en que V1 = V2. IB <100pA y RRMC = 114 dB. provocando que: (V2´ . de aquí la importancia de lograr una adecuada simetría en las características del AD. la ganancia de voltaje para MC es cero (ACM = 0). permite ajustar la ganancia de voltaje del AI como se verá posteriormente. VOS < 25 V.V1´) = I(R + 2R´) = (V2 . confiabilidad.Figura 20. Cualquier asimetría en el circuito provocará un voltaje de salida perjudicial. el contacto superior de R está conectada a V2 y la inferior a V1. AD526. El amplificador diferencial ó par acoplado por emisor es un circuito de acoplamiento directo que es capaz de amplificar la diferencia entre sus dos señales de entrada. producido por el envejecimiento de las componentes que alteran sus características y por las variaciones de la temperatura.8. En circuitos con ganancia de voltaje muy grande como es el AO. esto produce corrimientos violentos por lo que es muy importante garantizar la estabilidad de cada etapa y fundamentalmente la de entrada. Característica transferencial. es un circuito simétrico que en reposo (V1 = V2 = 0) está balanceado y en régimen dinámico amplifica la diferencia entre las dos señales de entrada.V2 = VBE1 . Diagrama eléctrico del AD. se transmite de una etapa a la otra interactuando entre sí. los corrimientos posibles se compensan entre sí y el circuito resulta mucho más estable.8 EL AMPLIFICADOR DIFERENCIAL (AD).VBE2)/VT = eVd/VT IEE = IC1 + IC2 o sea que: IEE/IC! = 1 + Ic2/IC1 IC1 = IEE/(1 + e-Vd/VT) e IC2 = IEE/(1 + eVd/VT) 15 . El AD mostrado en la figura 21. Figura 21. Normalmente la señal de modo común que se quiere rechazar es un ruido que se introduce por igual en todos los puntos del circuito y que enmascara la señal que se desea amplificar. 4.1 Análisis estático del AD. En los amplificadores con acoplamiento directo. Una ventaja adicional de los AD es que pueden conectarse en cascada sin requerir capacitores de acoplamiento para eliminar la interacción entre ellos. Para lograr una perfecta simetría en el circuito.4. presenta grandes ventajas en este sentido pues al estar ambas mitades a la misma temperatura. proporcionando una señal de salida que depende muy poco de las posibles señales comunes en ambas entradas. Es por esta razón que el AD es la etapa de entrada más empleada en los CI de ganancia elevada. el corrimiento de los puntos de operación con la temperatura. Todos los amplificadores de corriente directa tienen el problema de la deriva ó variaciones del voltaje de salida en ausencia de la señal de entrada. Aplicando las leyes de Kirchoff se obtiene lo siguiente: Vd = V1 . los transistores Q1 y Q2 deben ser idénticos al igual que los resistores RC1 y RC2. El AD por ser un circuito simétrico.VBE2 IC1 = IES eVBE1/VT e IC2 = IES eVBE2/VT si F >> 1 IC1/IC2 = e(VBE1 . si: V1 = V2 = 0: ICQ1 = ICQ2 = IEE/2 VCEQ1 = VCEQ2 = VCC . ambos VBE varían lo mismo por lo que VO no cambia. Recordar que RC = RC1 = RC2 para garantizar la simetría. si aumenta la temperatura. IC1 = IEE e IC2 = 0 VO1 = VCC . el valor mínimo de VO1 y de VO2 puede ser tan bajo como se quiera. cada una de las corrientes de rama no depende solo de su VBE.IC1RC1 VO2 = VCC .VO2 La característica transferencial de los voltajes del AD se muestra en la figura 23. sino también de Vd. Característica transferencial de las corrientes del AD. para Vd > 4VT. IC1 = IEE e IC2 = 0 para -Vd < -4VT IC1 = 0 e IC2 = IEE Figura 22. Debe quedar claro que la saturación del AD para Vd > 16 . Por otro lado: VO1 = VCC . la otra decrece para que la suma de ambas se mantenga constante e igual a IEE. el nivel del voltaje VO es de valor doble que el de VO1 y de VO2 siempre que se apliquen señales antisimetricas en sus dos entradas.(-VBE) La característica transferencial de las corrientes se muestra en la figura 22.IEERC2 VO = IEERC1 Figura 23.IC2RC2 VO = VO1 .(IEE/2)RC1 . Característica transferencial de voltajes del AD. De los resultados anteriores se concluye que: al incrementarse la corriente por una rama del AD.En reposo.IEERC1 VO2 = VCC VO = -IEERC1 para -Vd < -4VT IC1 = 0 e IC2 = IEE VO1 = VCC VO2 = VCC . seleccionando adecuadamente el valor de RC para que Q1 y Q2 se mantengan siempre operando en su región activa. para Vd > 4VT. 2 Análisis dinámico del AD a frecuencias medias. Los estados de estos interruptores se invierten si Vd es negativo y modularmente mayor que 4VT. El AD idealmente debe solo amplificar la diferencia entre las dos señales de entrada (modo diferencial). AD con resistores de degeneración R 4.8. la ganancia de voltaje de la etapa se reduce aproximadamente por el mismo factor. en el rango de -2VT < Vd < 2VT todas las variables anteriores responden casi linealmente con Vd. por lo que el AD se comporta como un amplificador. Por otro lado. se le adicionan los resistores R en los emisores de los dos transistores como se muestra en la figura 24.V2)/2 = Vd/2 VCM = (V1 + V2)/2 Vo = Vo1 . Si se requiere mejor linealidad. la salida balanceada del AD dada por VO = VO1 . Debido a que RE introduce realimentación negativa.Vo2 = 2 ADMVDM = ADMVd (para salida balanceada) donde ADM y ACM son las ganancias de voltaje de modo diferencial (MD) y de modo común (MC) respectivamente. la diferencia entre las señales de entrada Vd se limita a VT. Luego cada una de las dos salidas independientes del diferencial (V o1 y Vo2) tienen dos componentes.- - 4VT en que no aparece cambio en VO frente a las variaciones de entrada. Q1 opera como un interruptor cerrado y Q2 como un interruptor abierto. En sistemas simétricos donde se pueda establecer un eje de simetría con interconexiones entre las dos mitades del circuito es conveniente aplicar el Teorema de la Bisección. Para incrementar el rango del voltaje de entrada Vd en que el AD opera linealmente. no implica que sus transistores se saturen. una debida a la señal de entrada de MD y otra debida a la de MC. pero se demuestra que también responde al promedio de ambas (modo común). Con esto se extiende dicho rango por una cantidad igual a IEER.VO2 presenta dos niveles diferentes: uno positivo y otro negativo para cambios de Vd alrededor de 4VT. De aquí se obtiene la función del AD como interruptor y como limitador. Figura 24. si Vd > 4VT. En circuitos lineales simétricos aplicando superposición se demuestra que: al aplicar señales simétricas o de modo común 17 . Vo1 = ADMVDM + ACMVCM (para salida desbalanceada) Vo2 = -ADMVDM + ACMVCM (para salida desbalanceada) VDM = (V1 . la entrada 1 estará cargada con esa misma resistencia (r 1 + r 2). Luego para un análisis de pequeña señal en MD.. Como la corriente que sale por los dos emisores interconectados no varía. cada emisor está conectado a tierra. Esto simplifica considerablemente el análisis dinámico de los AD. las corrientes que circulan por los hilos de interconexión que unen las dos mitades del circuito son nulas y pueden ser cortados estos sin que se alteren las corrientes. El AD para el modo diferencial. Como se muestra en la figura 25. por lo que los emisores de Q1 y Q2 se pueden considerar que están flotando y la resistencia total entre las dos bases sea de (r 1 + r 2). como solo existe la salida Vo1 18 . Por otro lado.8. todos los hilos de interconexión pueden considerarse como tierra.Vo2 es la salida balanceada tomada entre los dos colectores. por lo que Ic1 se incrementa en Ic e Ic2 decrece por la misma cantidad. La salida Vo1 está fuera de fase con la entrada V1. para el modelo simplificado se cumple que: Para rb = 0 y ro = : ADM = Vo1/VDM = -gm1RC1 = -hfeRC1/r 1 gm1 = gm2 = IEE/2VT r 1 = r 2 = hfeVT/(IEE/2) Figura 25.3 Análisis del AD para señales de modo diferencial. En el diferencial antes analizado al omitir el resistor de colector de Q2 (RC2 = 0). se puede obtener del análisis anterior tomando a Vo1 = Vo/2. Este mismo resultado se obtiene al aplicar el Teorema de la Bisección de los circuitos simétricos. Como ambas mitades son idénticas. Al aplicar al AD señales antisimétricas ó de MD. donde Vo = Vo1 . de donde: ADM = Vo1/VDM = (Vo/2)/(Vd/2) = Vo/Vd = -gm1RC1 La resistencia de entrada en MD es la resistencia vista por la señal diferencia Vd o sea entre las bases de Q1 y Q2. 4. La ganancia de voltaje total del AD en MD. se tiene que: RiDM = 2r 1 Este resultado se debe a que la fuente de corriente IEE tiene una resistencia interna RE muy alta. pero Vo2 está en fase con esta entrada. el voltaje de ese nodo se mantiene constante y en un análisis de pequeña señal puede reemplazarse por una tierra que se conoce como tierra virtual. Si se considera que R S = 0 y rb = 0. De la misma forma. solo se tiene que analizar una de las dos mitades para conocer la respuesta total de AD. siempre que Vd < 2VT el AD se comporta linealmente. Para el caso que V1 = VDM y V2 = -VDM. el eje de simetría puede considerarse como una tierra virtual o lo que es lo mismo. en que para señales de MD los puntos de interconexión entre las dos mitades se consideran como tierra virtual. Para señales de entrada antisimétricas o de modo diferencial (V1 = V2 = VDM). si la entrada V2 se cortocircuita. por lo que será la suma de las resistencias de entrada de cada transistor. en reposo con V1 = V2 = 0 las corrientes ICQ1 e ICQ2 siguen siendo aproximadamente iguales si se considera que VA = pues en activa para este caso IC es casi independiente de VCE.en sus entradas (V1 = V2 = VCM). se debe cumplir que: V1 = -V2. las corrientes de ambos colectores siguen siendo iguales. Si se aplican señales simétricas o de MC en ambas entradas (V1 = V2 = VCM) donde Vd = 0.VO2 = 0 por lo que la señal aplicada al siguiente paso varía alrededor de cero. que es lo que se logra con la presencia de CE. De forma similar. que está en configuración emisor común con resistor de emisor. Esto no afecta la operación básica del AD en el modo diferencial. La resistencia de entrada en MC es la de esta configuración. en el AD operando en MC se cumple que VO = VO1 . lo que permite analizar solo una de las mitades del circuito simétrico. que viene dada para el modelo simplificado de pequeña señal con RS = rb = 0 por: RiCM = VCM/Ib = r 1 + (1 + hfe)(2RE) ACM = -hfeRC1/RiCM Este comportamiento desigual del AD frente a señales de MD y de MC es ventajoso. las corrientes por las interconexiones entre las dos mitades son cero. por lo que estos hilos de unión pueden ser cortados sin provocar alteración del circuito. Por otro lado. Para MC las dos salidas Vo1 y Vo2 están fuera de fase con relación a VCM. 4. Este efecto se logra en la electrónica discreta con Ca.(pues el colector de Q2 está a tierra para CA). Por un lado. 19 . pues cualquier variación que aparezca por corrimiento térmico o por cambios paramétricos por envejecimiento. no son posibles de fabricar. se cumple que: ACM=Vo1/VCM=-gm1RC1/[1 + gm1(2RE)] ACM -RC1/2RE << 1 pues RE >> RC Figura 26. aparece como una señal efectiva de MD pues introduce asimetrías en el circuito. Esto es lo que plantea el Teorema de la Bisección para MC. cualquier diferencia que exista entre las componentes de cada rama. Por la simetría de este circuito al ser Ic1 = Ic2. sin embargo sus efectos se logran en el AD debido a su perfecta simetría. En los circuitos integrados los capacitores de acoplamiento y de derivación de la electrónica discreta. en MD el voltaje en los dos emisores que están acoplados es tierra. Para el modelo simplificado de la figura 26. aparecen como variación de modo común al ocurrir simultáneamente en ambas ramas del AD. El AD para modo común.4 Análisis del AD para señales de modo común.8. la señal de salida en MD será la mitad con respecto al caso de ser tomada entre los dos colectores pues se pierde el aporte de Vo2 a la señal de salida. Esto puede introducir errores si no se cumple la condición anterior.8. 20 . lo que implica valores de VCC altos. Se define para el modelo simplificado como: RRMC = ADM / ACM = 1 + gm1(2RE) RRMC dB = 20 log RRMC gm1(2RE) Para el caso de ser IEE un espejo de corriente se tiene que: RRMC = 2(IEE/2VT)(VA/IEE) = VA/VT () RRMC = 4000 (72 dB) si VA = 100 y VT = 25 mV Para obtener valores elevados de la RRMC (80 a 90 dB) se requiere de R E de valor alto de aquí la necesidad de emplear fuente de corriente en la polarización del AD.5 Relación de rechazo de MC (RRMC). lo que se conoce como carga activa. Vo1 = ADMVDM + ACMVCM = ADM[VDM + VCM/RRMC] Vo2 = -ADMVDM + ACMVCM = -ADM[VDM . En este caso el efecto de la carga lo da la resistencia interna de la fuente de corriente (Ro). En circuitos discretos. ACM = 0 y no aparecen señales de MC en la salida. la RRMC debe ser muy alta para disminuir la componente de MC a la salida. Para incrementar el valor de ADM en el AD se emplean en lugar de las cargas resistivas (RC1 y RC2) las fuentes de corriente. Para una fuente de corriente ideal con RE = .4. como se muestra en la figura 27. La RRMC caracteriza la habilidad del AD de amplificar señales de MD y de rechazar las de MC. 4.9 EL AMPLIFICADOR DIFERENCIAL CON CARGA ACTIVA. el valor de RE no puede ser muy alto pues elevaría mucho el de VCC. la señal de salida contiene dos componentes: una debida al MD y otra al MC. En el AD se necesita que ADM >> ACM para poder amplificar voltajes diferenciales pequeños en presencia de fluctuaciones de voltaje de MC. También esta gran caída en RC provoca limitación en el rango del voltaje de entrada de MC que evita que los transistores Q1 y Q2 se saturen. Para un AD con carga resistiva. Esto lo soluciona el empleo de la carga activa en el AD. ADM = Vo/Vd = -gm1RC1 = -ICQ1RC/VT Para incrementar ADM se debe aumentar la caída (ICQ1RC).VCM/RRMC] Para que el AD tienda a ser ideal y solo amplifique la diferencia entre las dos señales de entrada. En la práctica. la RRMC = . Se debe destacar que en este AD con carga activa. a pesar de tener una sola salida desbalanceada.Figura 27. para el MD se obtiene que por el nodo de salida de este AD sale la corriente iT dada por: iT = gm2VDM + gm1VDM = gm2Vd Como principal desventaja de este AD está que su respuesta de frecuencia es mala. debido a que los transistores Q2 y Q3 amplifican en contrafase (efecto push-pull). Del análisis de este circuito. Se demuestra por métodos circuitales lineales y con los modelos de pequeña señal no simplificados. Esto no afecta la ganancia de voltaje de MD. Típicamente se logran valores superiores a 50 dB. si se desprecian las corrientes de base. lo que no es posible lograr en el AD con carga resistiva. El empleo de la carga activa permite incrementar el valor de RiDM si se reduce la corriente de polarización (ICQ1 = ICQ2 = IEE/2). Es de destacar 21 . se obtienen resultados similares a los planteados anteriormente. pues la limitan los transistores PNP laterales que tienen una fT baja. que puede incrementarse con el empleo de la fuente de corriente polarizada a resistencia con mayor Ro. Este efecto de amplificación en contrafase se puede analizar por medio del espejo de corriente formado por Q3 y Q4. es el mostrado en la figura 28. el cual provoca que la corriente que circula por Q 1 aparezca en la rama de la derecha reflejada por Q3. En este AD se utiliza la resistencia interna del espejo de corriente (Ro = ro3) como resistencia de carga por lo que se incrementa ampliamente el valor de ADM siempre que el siguiente paso tenga una Ri de valor elevado (Darlington). El AD con carga activa. la señal de salida se duplica con respecto a la que se obtiene en el AD con cargas resistivas y con salida por un solo colector. Por tanto. que: ADM = Vo/Vd = -gm2(ro2llro3) RiDM = 2r 1 ACM = -gm2(ro2llro3)/[1 + gm2(2ro3)](1 + hfe3) RRMC = [1 + gm2(2ro3)](1 + hfe3) (se incrementa por efecto de la carga activa) Un AD de muy alta resistencia de entrada que emplea JFET canal P. 4.VCEQ)/ICQ4 ADM = -gm2(rd2llro4) con RL = ACM = -gm2(rd2llro4)/[1 + gm2(2ro5)](1 + hfe4) RRMC = [1 + gm2(2ro5)](1 + hfe4) Q1 Q2 -VEE Figura 28.r 1/Ri1 Ri1 = r 1 + (1 + hfe)(RE1llr 2) AV22 = -gm2 (ro3llro2) FP >> 1 22 . El segundo paso amplificador de un AO debe tener una elevada ganancia de voltaje. se calcula el punto de operación y la ganancia de voltaje de cada etapa en forma independiente. se emplean pares Darlington ó CC-EC para incrementar la hfe equivalente y lograr una resistencia de entrada elevada que no cargue al paso precedente. ICQ4 = ICQ3 = ICQ2 = IREF si AE3 = AE4 y ICQ1 = VBE/RE1 si N >> 1 AV21 = 1 . el empleo de la carga activa (fuente de corriente con Ro elevada) en lugar de RC.que la gm del JFET es mucho menor que la del bipolar para la misma corriente de polarización por lo que tanto ADM como la RRMC son también menores. VCC Q5 Q6 Q1 Q2 40µA ID1 = ID2 = IO/2 gm2 = (-2IDSS/VP)(1 .9. permite obtener la alta ganancia de voltaje requerida.1 Etapa de ganancia emisor común con alta ganancia de voltaje. por lo que generalmente se emplea una configuración EC con carga activa. Por otro lado.VDSQ)/IDQ2 ro4 = (VABIP . El AD FET con cargas activas. como se muestra a continuación: Figura 29.VGSQ/VP) rd2 = (VAFET . Etapa de alta ganancia de voltaje. Como la AV de esta etapa depende de hfe y de su resistencia de carga. Para el caso de una cascada CC-EC mostrado en la figura 29. 23 .10 DESPLAZADOR DE NIVEL. La etapa de salida de un AO debe ser capaz de suministrar la corriente de carga externa y poseer una resistencia de salida baja.Vi) = -VBE que puede incrementarse si se introduce un divisor resistivo en la rama del emisor.Vi) = -(VBE + VZ) en el cual la atenuación es despreciable si rZ << R2. El desplazamiento de nivel se requiere también para lograr que el voltaje de salida de CD en reposo sea cero. Desplazadores de nivel. por no ser posible incluir capacitores de acoplamiento entre las etapas se hace necesario desplazar el voltaje de polarización de las etapas cercanas a la salida para evitar que dejen de operar en la región activa. con ganancia de voltaje cercana a uno.11 ETAPA DE SALIDA. es la etapa donde mas no linealidad aparece lo que introduce distorsión.El empleo de los transistores PNP laterales en la carga activa introduce limitaciones a este circuito por tener valores menores de capacidad de corriente. de hfe y de VA que los del NPN. La configuración más utilizada como etapa de salida es la seguidor emisor complementaria mostrada en la figura 31. Esta etapa debe también entregar un voltaje de salida grande. Esta se elimina al reemplazar a R2 por una fuente de corriente como se muestra en el segundo esquema. Figura 30. La configuración colector común cumplimenta adecuadamente con todos estos requisitos. Como tiene que manejar señales de gran amplitud. es deseable que su resistencia de salida sea baja para manejar en forma eficiente la etapa de salida. Si la salida se toma de su emisor. 4. Es muy importante garantizar la estabilidad del punto de operación por tener una disipación de potencia elevada. La Ri de esta etapa debe ser alta para prevenir que cargue al paso precedente y reduzca su ganancia de voltaje. el desplazamiento (VO . Estas limitaciones como carga activa puede sobreponerse empleando fuentes de corriente con realimentación negativa para incrementar su Ro. idealmente con valores pico a pico de (VCC + VEE). En determinados circuitos integrados analógicos. El último esquema con diodo Zener introduce un desplazamiento de voltaje de (VO . como se muestra en la figura 30. 4. Además. en el que se logra un desplazamiento de voltaje de: (VO .Vi) = -(VBE + IOR1) sin atenuación de la señal. La desventaja de este arreglo es que la señal sufre una atenuación de R 2/(R1 + R2). Como Vi proviene de un desplazador de nivel. Para lograr esto normalmente se intercalan entre las dos bases a dos diodos en serie polarizados en directa como muestra la figura 32. si Vi se hace negativo. Etapa de salida clase B. Este circuito presenta la deficiencia de que el voltaje de salida se mantiene en cero hasta que VBE > V = 0. Vo 0. Q1 maneja a la carga durante los semiciclos positivos y Q2 durante los negativos. 24 . Este fenómeno se conoce como distorsión de cruce y puede observarse de la característica transferencial.Figura 31. se logra que Vo = 0 sin señal de entrada haciendo Vi -VBE2. Q1 se corta y Q2 conduce extrayendo corriente de RL por lo que IL decrece. Para señales de entrada sinusoidales. IC1 = IC2 VBEA + VBEB = VBE1 + VEB2 VBE = VTln(IC/IS) VTln(IO/ISA) + VTln(IO/ISB) = VTln(IC1/IS1) + VTln(IC1/IS2) IC1 = IC2 = IO[(IS1IS2)/(ISAISB)]1/2 En la característica transferencial de este circuito se observa que se elimina la distorsión de cruce y también se aprecia que para Vi = 0. Análisis estático: Para VO = 0.5V. Si la señal de entrada Vi se hace positiva. La distorsión de cruce puede ser virtualmente eliminada si se aplica entre las dos bases un voltaje de polarización de 2V para que por los transistores de salida circule en reposo una pequeña corriente (Clase A-B). el transistor NPN (Q1) suministra corriente a RL mientras que el transistor PNP (Q2) se mantiene cortado. Alternativamente. como se muestra en la figura 34. Otra variante de etapa de salida que elimina la distorsión de cruce es la que sustituye a los dos diodos por una fuente de voltaje conocida como multiplicador de VBE que se muestra en la figura 33.1 V. Cuando conducen los transistores de protección. Multiplicador de VBE. Etapa de salida clase A-B. Si la corriente de base es mucho menor que la que circula por R3 y por R4.7V/R) 10 mA. limitando la corriente de salida al valor máximo de (0. Solo se activa uno de ellos. Los transistores de protección Q5 y Q6 en operación normal están cortados. pues la realimentación negativa introducida por R 3 baja considerablemente su resistencia interna. se cumple que: VBB = (VBE/R4)(R3 + R4) = VBE(1 + R3/R4) Figura 33. circula una corriente que provoque una caída de 0. Desde el punto de vista de polarización. La mayoría de las etapas de salida de los AO tienen protección contra cortocircuitos accidentales. el voltaje de salida de esta fuente se diseña para aproximadamente 1.Figura 32. 25 . se le extrae corriente de las bases de los transistores de salida. Para la señal se comporta como un cortocircuito.5 V. cuando a través del resistor R que el transistor muestrea. Etapa de salida con protección contra cortocircuitos. 26 .AV3 Ri3 -[gm3(RollRo3llRi2)/(1 + gm3RE3) hie3 + (1 + hfe3)RE3 Análisis estático con Vo = 0 e IC1 = IC2: VBE4(1 + R3/R4) = VBE1 + VBE2 VT (1 + R3/R4) ln IC4/IS4 = VT ln IC12/IS1IS2 (IC4/IS4)(1 + R3/R4) = IC12/IS1IS2 IC1 = IC2 = [IS1IS2(IC4/IS4)(1 + R3/R4)]1/2 Figura 34. . . hoe2 = 20 A/V. calcule: a) AIS = IL / IS. AVS = 6460. ICQ2 = 3 mA.9. AVS = Vo / VS Ri´= Vi / Ii y Ro´.6K.4 mA.9 y Ro´ = 1. hoe1 = hoe2 = 10 S.5 y Ri´ = 5. VCE sat = 0. rb = 0 y VT = 25 mV Respuestas: PL = 94. hoe1 = 10 A/V. 4 En el amplificador de la figura 3. AV = 6939. ICQ1 = 1 mA. hoe1 = hoe2 = 10 S. hfe2 = 350. ICQ2 = 1. b) AIS = 387. Datos: hfe1 = 300.1K y VT = 25 mV Respuestas: a) AIS = 7412. donde esta última tiene en paralelo a CE2 = 470 F.1K. VBE2 = 0. AVS = -128.1 y Ri´ = 9. AV = 640.5K.1K. hfe2 = 280. Respuestas: a) AIS = -7. Ejercicio No.EJERCICIOS MONOGRAFIA AMPLIFICADORES EN CASCADA ANÁLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS CON BJT A LAS MEDIAS. AV = Vo / Vi y Ri´ = Vi / Ii b) AIS = IL / IS.5 A/V. AVS = Vo / VS y Ro´. Ejercicio No. Respuestas: a) AI = 518.7.6K.5 y Ro´ = 1. Ejercicio No. Datos: hfe1 = 200. hfe1 = 310.3K y RE22 = 2. Ejercicio No.2K. hoe2 = 30 A/V. hfe2 = 330.6 y Ri´ = 5. 3 En el amplificador de la figura 2. VT = 25mV. hFE2 = 300. b) Ro2´ = 31. VBE1 = 0. calcule: a) AIS = Io / IS. 1 En el amplificador de la figura 1. AVS = 1242. ICQ1 = 0.7V.2 μW e Ii = 0.65μA. AVS = Vo / VS y Ri´= Vi / Ii b) Ro2´ y Ro1´. 2 Repita el problema anterior si RE2 se divide en dos resistores: RE21 = 0.1V. hie1 = 8K.6 y Ri´ = 5. Respuestas: a) AI = 5621.9Ω y Ro1´ = 5.1K. AVS = 596. rb = 0.7 mA.8.6. Ejercicio No. Datos: hFE1 = 280.1K y Ro´ = 2.75V.7. Datos: hfe1 = 220.6K.35K. b) AIS = 35. 5 En el amplificador de la figura 4. calcule: a) AI = IL / Ib. hoe1 = 19. si vs = 10 mV (rms) calcule PL e Ii. hfe2 = 300. rb = 0. hie2 = 4K. 13 y Ro´ = 24. rb = 0. b) Ro1´ = 10. b) los valores de IL . hfe = 450. Datos:. rb = 0. VP = . b) Vo = 91. 1 En el amplificador de la figura 1.6 mV. hoe = 5 A/V. Ejercicio No. hoe = 10 A/V. 4 En el circuito de la figura 3. VT = 25 mV Resp: a) IL = 26.8.1V.9 A.7 V. VCEsat = 0. VEB = 0. calcule: a) AVS = Vo / VS. Bipolar: hFE = 200. rd = 20K. calcule: a) AVS = Vo / VS y Ro´. Ejercicio No.76 mA. VT = 25 mV. JFET : IDSS = 3 mA. AIS = IL / IS Ri´= Vi / Ii y Ro´. b) Vo = 102.6Ω.4 mV Ejercicio No. rd = 20K.1V: VT = 26 mV Resp: a) AVS = -5. Bip: hFE = 280. 3 Repita el problema anterior si RF se divide en dos resistores: RF1 = 0. AIS = -96. hfe = 220.2Ω. Datos: MOSFET : Kp = 1 mA/V2.2 V. Ri´= 1M y Ro´ = 42. 2 En el amplificador de la figura 2.ANÁLISIS LINEAL DE AMPLIFICADORES MULTIETAPAS BIFET A FRECUENCIAS MEDIAS.5Ω.4 V. Datos:. rd = 20K. VBE = 0.1K y RF2 = 1. VT = . Resp: a) AVS = -4. Ejercicio No.57 y Ro´ = 29. Resp: a) AVS = -9. JFET : IDSS = 2 mA. PL = 0. hoe = 20 S.6 V.6K y Ro2´ = 2. VECsat = 0. VP = .94µW e Ii = 9.7K 29 . hfe = 300.1 nA.2 V. b) IL = 9. calcule: a) La corriente por RL si vS = 10 mV.7µA.2K que se mantiene en paralelo con CF. b) Ro2´ y Ro1´.68. Bip: ICQ = 2 mA. rb = 0. b) El voltaje de salida si vS = 20 mV. IDQ = 0. PL e Ii si vS = 10 mV (rms). 30 . Figura 1 Ejercicio No. RiDM = 5. la resistencia de entrada RiDM y la relación de rechazo de modo común RRMC. 2 En los amplificadores diferenciales de las figuras 2 y 3. RRMC = 112. Resp: Figura 3: a) ICQ1 = ICQ2 = 1 mA. Vo = -345 mV. VBE = VD = 0. la resistencia de entrada RiDM y la relación de rechazo de modo común RRMC. VCEQ3 = 7. VCEQ1 = VCEQ2 = 4. VCEQ3 = 5. VT = 26 mV.05 mA.86K. RiDM = 290K.3.2 dB.3.7V. calcule: a) el punto de operación de cada transistor en reposo V1 = V2 = 0.38x10-3.85V.86 dB. rb = 0. VCEQ1 = VCEQ2 = 6. VA = 100V. Resp: a) ICQ1 = ICQ2 = 1.ANÁLISIS ESTÁTICO Y DINÁMICO DEL AMPLIFICADOR DIFERENCIAL. VBE = 0.25 . b) Las ganancias de voltaje de modo diferencial (ADM) y de modo común (ACM).39V. VA = 100V. Ejercicio No.7V.7V.2x10-4. VCE sat = 0. RiDM = 14.3V. 1 En el amplificador diferencial de la figura 1. RRMC = 102. ACM = -1.25V. c) El valor de Vo1 y de Vo si V1 = 500 mV y V2 = 496 mV. c) El valor de Vo1 y de Vo si V1 = 500 mV y V2 = 480 mV. VCEQ1 = VCEQ2 = 15. ACM = -1. b) ADM = -192. b) ADM = -17. b) Las ganancias de voltaje de modo diferencial (ADM) y de modo común (ACM). VCE sat = 0. calcule: a) el punto de operación de cada transistor en reposo (V1 = V2 = 0). Datos: hFE = hfe = 300. Datos: hFE = hfe = 100.5x10-4. RRMC = 103 dB. rb = 0. c) Vo1 = -695 mV. VT = 26 mV. c) Vo1 = -1.7V.2K.1V. Vo = -1.56 mV. ACM = -8.92V. c) Vo1 = -172. Resp: Figura 2: a) ICQ1 = ICQ2 = 18 uA. Vo = -3.9V b) ADM = -347.1V. 2V.82 dB. VECQ2 = 15. VCEQ2 = 10. VECQ3 = 14.7V. c) Vo = -82 mV. ACM = -3. Datos: hFEN = hfeN = 100. ACM = -4.2 mA VECQ1 = 14. b) ADM = -40. VT = 26 mV.Figura 2 Figura 3 Ejercicio No. ICQ3=113 uA.1V. VAN = 50V. rb = 0.65x10-4.2K. RiDM = 46K. ICQ5 =0.6V.2V. ICQ3 = 0.7V.7 dB. la resistencia de entrada RiDM. Respuesta: Figura 5: a) ICQ1= ICQ2=56. b) Las ganancias de voltaje totales de modo diferencial (ADM ) y de modo común (ACM).5uA. VCesat = 0. ICQ4=1 mA. calcule: a) el punto de operación de cada transistor en reposo. VBEN = VEBP = 0.12 mV. ICQ5 = 2 mA VCEQ1 = 9. c) El valor de Vo si VS1 = 500 mV y Vs2 = 496 mV. Figura 4 Figura 5 31 .7V. hFEP = hfeP = 50. RiDM = 124.9. b) ADM = 233.77x10-3. VAP = 120V. 3 En los amplificadores diferenciales de las figuras 4 y 5. Respuesta: Figura 4: a) ICQ1 = ICQ2 = 50 uA. ICQ4 = 1 mA. VECQ5 = 9. RRMC = 95. VCEQ3 = 8V. la resistencia de salida (Ro’) y la relación de rechazo de modo común RRMC. VCEQ5 = 29. c) Vo = 464.6V.1 mA. RRMC = 227.2V. BIBLIOGRAFIA MONOGRAFIA AMPLIFICADORES EN CASCADA Microelectronics. A. Nagy . Torres y A. Millman and Halkias a. Lastres. Documents Similar To Amplificadores en CascadaSkip carouselcarousel previouscarousel nextPráctica 5 [Amplificadores Darlington y Cascada] .DocAcople DirectoCalderón - Circuitos ElectronicosAmplificadores multietapa y realimentación.Amplificador en cascada43015225 Ejercicios de Bjt y Fet ResueltosAmplificador en Configuración CascodeAmplificadores en CascadaProblemas ResueltosPrevio 4_respuesta en Baja Frecucencia de Un Amplificador de Una Sola EtapaAMPLIFICADOR CASCODOMultietapas 08AMPLIFICADOR DARLINGTONAMPLIFICADORES DIFERENCIALESResumen Amplificadores Multietapa Mixtos (1)Ampli…cadores Multietapa[DSE] 2 Amplificacion de pequeña señal con transistores BJT y FETPrevio4 Baja Frecuencia-richardamplificador diferencialMás de 200 problemas resueltos dePROBLEMAS DE AMPLIFICADORESDiagrama en Bloques de Un Amplificador OperacionalAMPLIFICADOR DIFERENCIALAmplificador Fuente ComunProblemas Resueltos de Electronica Analogica - Juan Jose Galiana & Juan Jose Martinez EsplaAMPLIFICADORES CLASE ABlaboratorio circuitos electronicos2 unmsm-previo-amplificador diferencialCircuito Amplificador Con Acoplamiento CapacitivoModulación Angular_Ejercicios ResueltosInforme N° 4 Circuitos ElectronicosMore From Joc Gibaja CSkip carouselcarousel previouscarousel nextCall for Paper Draft Icps 2017 Rev0Programacion Electronica I (Silabo).pdfBASES CONCURSO SOFT WARS.docxModelado Con Ecuacioneslicence.txtProgramacion Electronica I (Silabo)Bibliografia.pdf[05] Teoría de Las Radiocomunicaciones [4]ECUACIONESBases Minisumo INTIBOT2016ZVL Operating en 09Silabo-salle.pdfBases SumoXForce INTIBOT2016Silabo-salle.pdfHOTELES_PIURA.docfunciones-booleanasSerie_800Tutorial de LabviewCircuitos 2tarea Inversores PWM 06-07DinaMicainversoresContaminación de La AtmósferaEspada Deadpoolmotor servoCUESTIONARIO PREVIOMC-F-006Aplicaciones fisicaProtección de Los Motores Eléctricos Footer MenuBack To TopAboutAbout ScribdPressOur blogJoin our team!Contact UsJoin todayInvite FriendsGiftsLegalTermsPrivacyCopyrightSupportHelp / FAQAccessibilityPurchase helpAdChoicesPublishersSocial MediaCopyright © 2018 Scribd Inc. .Browse Books.Site Directory.Site Language: English中文EspañolالعربيةPortuguês日本語DeutschFrançaisTurkceРусский языкTiếng việtJęzyk polskiBahasa indonesiaSign up to vote on this titleUsefulNot usefulYou're Reading a Free PreviewDownloadClose DialogAre you sure?This action might not be possible to undo. Are you sure you want to continue?CANCELOK